企业官网建设流程全解析

1. 项目缘起：为什么要在KV260上折腾裸金属4K流？

如果你手头有一块赛灵思的KV260视觉AI入门套件，并且已经用它跑过一些基于PetaLinux或Vitis AI的官方参考设计，那你大概率已经体验过它作为“智能摄像头”或“边缘推理盒子”的便捷性。官方镜像开箱即用，Yocto构建的系统封装好了驱动、库和应用，你只需要关心自己的算法模型。这很高效，但对于一些追求极致性能、极致控制权，或者需要深度定制硬件流水线的开发者来说，总觉得隔着一层。

这就是“裸金属”（Bare-metal）的用武之地。它意味着甩开操作系统（Linux）这个“中间商”，让你的应用程序直接与KV260的Zynq UltraScale+ MPSoC硬件对话。没有进程调度、没有内存虚拟化、没有文件系统开销，你的代码就是硬件的唯一主宰。在流媒体这个对延迟和确定性要求极高的场景下，裸金属的优势被放大：你可以精确控制每一帧图像从传感器捕获、经过FPGA逻辑处理、再到编码输出至网络的每一个时钟周期，将端到端延迟压缩到毫秒甚至微秒级，同时CPU资源可以100%投入到你自定义的流水线逻辑中。

“4K Streaming”则是检验这套裸金属系统能力的绝佳试金石。KV260的PL（可编程逻辑）部分搭载了强大的H.264/H.265视频编解码器单元，PS（处理系统）的ARM Cortex-A53核心也足够强劲。但在裸金属环境下，你需要自己驱动MIPI摄像头传感器、配置并启动视频流水线（Video Pipeline）、管理DMA传输、操控编码器、处理网络栈（通常是LWIP）并打包RTP流。这其中的每一步，都涉及对芯片手册的深度理解和对硬件寄存器的直接操作。

2025.2这个版本号，指的是AMD赛灵思Vitis统一软件平台的版本。每个大版本在工具链、驱动库（如Xilinx Video SDK裸金属驱动）、甚至硬件描述（.xsa文件）上都可能存在细微但关键的差异。照着旧版本的教程操作，很可能在链接阶段就遇到一堆未定义的符号，或者运行时发现某个IP核的寄存器映射已经变了。因此，一份基于特定工具链版本（这里是2025.2）的、手把手的实战指南，其价值不言而喻。它不仅仅是一套操作命令，更是一份针对特定时间点工具生态的“地形图”，能帮你避开无数因版本迭代而产生的暗礁。

本指南的目标，就是带你从一块“空白”的KV260开发板开始，搭建起2025.2版本的Vitis开发环境，创建并配置一个能够捕获4K图像、进行硬件编码并通过网络流式传输的裸金属应用工程。我们将深入那些在高层框架下被隐藏的细节，理解数据是如何在硬件模块间“流动”的。这是第一部分，将聚焦于开发环境搭建、硬件平台创建以及基础视频捕获流水线的构建。

2. 2025.2 开发环境全栈部署与避坑要点

工欲善其事，必先利其器。在裸金属开发中，工具链的版本一致性是成功的一半。2025.2版本的Vitis工具套件带来了一些新特性和变化，我们需要一个纯净、完整的安装。

2.1 Vitis 2025.2 核心组件安装与验证

首先，你需要从AMD赛灵思官网下载Vitis 2025.2的Linux安装包。强烈建议使用Ubuntu 22.04 LTS作为宿主系统，这是经过官方充分测试的版本。安装时，选择“Vitis Embedded Development”或自定义安装，确保以下组件被勾选：

• Vitis Software Platform：核心IDE与编译框架。
• Vitis HLS：如果你后续需要自定义IP，会用到。
• Device Family：务必选中“Zynq UltraScale+ MPSoC”和相关的“Production”器件。
• Install Cable Drivers：用于JTAG调试。

安装完成后，第一件要做的事不是急着创建工程，而是验证安装和许可证。在终端中执行source /opt/Xilinx/Vitis/2025.2/settings64.sh来设置环境变量。然后，尝试运行vitis -version和xsct -version来确认Vitis和XSCT（赛灵思软件命令行工具）的版本是否正确。一个常见的坑是，如果之前安装过旧版本Vitis，环境变量可能冲突，导致调用了错误的工具。最彻底的方法是，在~/.bashrc中注释掉所有旧版本的source行，只保留2025.2的。

许可证方面，2025.2的裸金属开发通常需要“Vitis Embedded”或“SDSoC”许可证。使用lmstat -a命令检查许可证服务状态和特性是否可用。如果遇到编译时关于“评估版”限制的错误，大概率是许可证未正确配置或未包含所需特性。

2.2 关键依赖库与板级支持包（BSP）准备

裸金属开发离不开两个核心软件包：Xilinx Standalone（裸金属运行库）和对应板卡的Board Support Package (BSP)。在2025.2中，这些通常通过Vitis的“Repositories”来管理，或者需要从GitHub的Xilinx裸金属库中获取。

1. 获取裸金属源码库：建议直接从GitHub克隆官方仓库，以确保获得最新且与2025.2兼容的驱动。执行：

   git clone https://github.com/Xilinx/embeddedsw.git cd embeddedsw # 查看与2025.2对应的标签或分支，例如 git checkout xilinx-v2025.2

   这个仓库包含了所有外设的裸金属驱动（Driver）、库（Library）以及一些示例程序。

2. 定位KV260 BSP：BSP包含了针对KV260这块特定板卡的初始化代码、引脚约束（.xdc文件）、预配置的硬件平台描述以及一些板级特有的驱动（如时钟配置、I2C连接等）。在Vitis 2025.2中，创建平台项目时，可以选择“Create from XSA”，这个XSA文件就隐含了BSP信息。但更稳妥的做法是，从赛灵思Wiki或KV260的官方产品页面下载最新的“Vitis Platform”。这个平台文件（.xpfm或包含.xsa的工程）已经集成了正确的BSP。如果没有现成的2025.2平台，你可能需要基于2025.2的Vivado自己从官方参考设计生成一个.xsa文件，这个过程本身就是一个挑战，我们会在下一节详细展开。

3. 配置Vitis仓库路径：为了让Vitis能自动找到这些驱动和库，需要在Vitis IDE中配置。打开Vitis，进入Xilinx -> Repositories。将克隆的embeddedsw路径添加到“Local Repositories”中。同时，如果你有下载好的KV260平台文件，将其路径也添加进去。这样，在创建应用项目时，Vitis才能自动列出可用的板卡支持和驱动。

注意：嵌入式仓库的版本必须与Vitis核心工具版本匹配。使用xilinx-v2025.1的驱动源码配合2025.2的工具链，可能会在编译时遇到头文件不兼容或函数签名变更的错误。我踩过的坑是，DPTX驱动中的一个结构体在2025.2中新增了字段，用旧驱动源码编译链接虽然能过，但运行时写入寄存器会导致系统挂死，排查了整整两天。

3. 从零构建KV260硬件平台：XSA文件的生成与陷阱

在Vitis中，硬件平台由XSA（Xilinx Support Archive）文件定义。它描述了PS侧的配置（如时钟、DDR、外设）、PL侧的IP核连接、以及整体的地址映射。对于KV260 4K流项目，我们需要一个包含以下关键IP的硬件设计：

• MIPI CSI-2 Rx Subsystem：用于接收来自摄像头模块的MIPI数据。
• Video Frame Buffer Read/Write：用于在DDR内存和视频流水线之间搬运帧数据。
• AXI VDMA：直接内存访问控制器，高效搬运视频数据。
• H.264/H.265 Video Encoder Subsystem：硬件视频编码单元。
• AXI 1G/2.5G Ethernet Subsystem：网络输出。
• Processor System Reset / Clocking Wizard：提供复位和时钟。

3.1 在Vivado 2025.2中配置Zynq UltraScale+ MPSoC

1. 创建工程与选择器件：打开Vivado 2025.2，创建RTL项目。器件选择xck26-sfvc784-2LV-c，这是KV260上芯片的完整型号。这一步不能错，封装和速度等级的差异会影响引脚分配和时序。

2. 运行Block Automation：添加Zynq UltraScale+ MPSoC IP核后，双击进行配置。这里有几个关键配置点：

   • PS-PL Configuration：使能至少一个HP（高性能）或HPC（高性能可缓存）接口，用于视频数据的高速传输。带宽估算：4K30 YUV420格式，像素时钟约297MHz，数据量巨大，必须使用高性能端口。
   • DDR Configuration：确认DDR类型（KV260板载的是DDR4）和速率是否正确。错误的DDR配置会导致系统不稳定或根本无法启动。
   • I/O Peripherals：根据你的摄像头模块，使能相应的I2C控制器（用于配置摄像头传感器）和MIO引脚。例如，KV260的摄像头接口连接在MIO上，需要在这里启用。

3. 添加并连接视频流水线IP：这是最复杂的部分。你需要将MIPI CSI-2 Rx Subsystem的输出连接到Video Frame Buffer WriteIP，再通过AXI VDMA的S2MM（Stream to Memory-Map）通道写入DDR。另一条路径，从DDR通过VDMA的MM2S通道读出，送入Video Frame Buffer Read，再接入H.264 Encoder。编码后的码流输出，可以通过AXI Stream Data FIFO或直接连接到AXI DMA（Scatter-Gather模式）准备发送给网络模块。每个IP都有大量参数需要根据你的视频格式（分辨率、帧率、像素格式）仔细设置。例如，VDMA的线宽（Line Buffer Depth）必须大于图像的行像素数，否则会丢数据。

3.2 时钟与复位架构设计

视频系统对时钟要求极高。你需要为MIPI CSI-2 Rx、视频处理通路、编码器、以及VDMA的读写通道提供同步或相位关系明确的时钟。通常的做法是：

• 使用一个Clocking WizardIP，输入PS提供的固定频率时钟（如100MHz），产生视频像素时钟（如297MHz）和编码器所需的工作时钟。
• 将像素时钟传递给Video Frame Buffer和VDMA的s_axis_aclk，确保整个视频流路径时钟同步。
• 编码器可能有独立的ap_clk，需要根据其数据手册提供。
• 特别注意：AXI总线时钟（如M_AXI_MM2S_ACLK）通常与VDMA的数据通路时钟不同，它连接到了PS的HP端口时钟域。你需要确保这个时钟也被正确生成并连接。

复位信号同样需要谨慎处理。使用Processor System ResetIP来生成同步于各个时钟域的复位信号，并确保在启动序列中，复位释放的顺序符合IP核的要求（通常先释放总线时钟域复位，再释放数据通路复位）。

3.3 生成XSA与导出至Vitis

配置完成后，进行综合、实现、生成比特流。在生成比特流后，在菜单选择File -> Export -> Export Hardware。在弹出的对话框中，务必勾选“Include bitstream”。这样导出的XSA文件才包含PL的编程文件。导出路径建议选择一个干净的文件夹，方便Vitis导入。

踩坑实录：我第一次导出时忘了勾选“Include bitstream”，在Vitis中创建平台项目后，虽然能编译应用，但下载到板卡后，PL部分没有任何功能，视频流水线完全没工作，ARM核却在空跑。排查了很久才发现是XSA里没有比特流信息。另一个坑是，Vivado工程路径或工程名包含中文或空格，有时会导致Vitis导入XSA失败，报一些莫名其妙的解析错误。所以，工程名请全程使用英文、数字和下划线。

4. 在Vitis中创建裸金属平台与应用项目

有了XSA文件，我们才能在Vitis中构建完整的软件开发环境。

4.1 创建平台项目（Platform Project）

1. 在Vitis中，选择File -> New -> Platform Project。
2. 输入项目名称，例如kv260_4k_stream_platform。
3. 在“Hardware Specification”页面，选择“Create from XSA file”，并指向你刚刚生成的XSA。
4. 在“Software Specification”页面，选择“Standalone”作为操作系统，处理器选择psu_cortexa53_0（即ARM Cortex-A53 #0）。这里Vitis会根据XSA和选择的OS，自动从之前配置的仓库中抽取对应的BSP、驱动和库文件来构建这个平台。
5. 完成创建后，Vitis会生成一个平台项目。你可以浏览其目录结构，在platform.spr的“Standalone on psu_cortexa53_0”域下，可以看到已经关联的驱动和库。关键检查点：确认xilffs（文件系统）、lwip（网络栈）等库是否已被包含。对于流媒体项目，lwip是必须的。

4.2 创建应用项目（Application Project）

1. 在Vitis中，选择File -> New -> Application Project。
2. 第一步选择刚才创建的kv260_4k_stream_platform作为目标硬件平台。
3. 输入应用名称，如baremetal_4k_encoder。
4. 在“Templates”页面，不要选择任何模板。为了获得最大的控制权和清晰度，我们从一个空的“Hello World”模板开始，或者完全空项目，然后手动添加所有必要的源文件。模板可能会引入一些不必要的配置或文件，干扰我们的理解。
5. 创建完成后，在项目资源管理器中，右键点击应用项目，选择Import Sources。将embeddedsw仓库中对应的驱动源码（如XilinxProcessorIPLib/drivers下的v_frmbuf_wr，v_h264enc等）和示例代码（XilinxProcessorIPLib/sw_services下的lwip示例）中相关的.c和.h文件导入到你的src目录。注意保持目录结构清晰。

4.3 配置编译器与链接器选项

裸金属应用对编译配置非常敏感。右键点击应用项目，选择C/C++ Build Settings。

1. 优化等级：在ARM v8 gcc compiler -> Optimization中，建议使用-O2以获得较好的性能与代码大小的平衡。调试阶段可先用-O0 -g。
2. 预定义宏：在Preprocessor中，添加必要的宏定义，例如LWIP_DEBUG（启用lwip调试信息）、XPAR_XV_FRMBUF_WR_0_BASEADDR等IP核实例的基地址宏通常由Vitis根据硬件自动生成在xparameters.h中，但有时需要手动确认。
3. 链接器脚本：在ARM v8 gcc linker -> Script中，确认使用的是平台项目生成的链接器脚本（通常是lscript.ld）。这个脚本定义了代码段（.text）、数据段（.data、.bss）和堆栈在DDR内存中的布局。对于视频应用，一个常见的调整是增大堆（heap）的大小，因为帧缓冲区通常需要从堆中动态分配大块内存。你可以在链接器脚本中找到_heap_size的定义，将其从默认的几KB修改为几十MB（例如0x2000000表示32MB）。计算公式：4K YUV420一帧约3840*2160*1.5 ≈ 12MB，考虑到双缓冲或三缓冲，以及编码器的输出缓冲，分配32-64MB是合理的。
4. 库路径与库：在Libraries中，确保添加了-lwlip，-lxil，-lxilffs等。这些库的路径通常由BSP自动管理。

5. 初始化硬件：驱动加载与视频流水线启动序列

一切准备就绪，现在进入核心的代码部分。裸金属应用的main()函数，本质上是一个硬件的初始化序列。

5.1 系统级初始化与中断控制器

#include "xparameters.h" #include "xil_exception.h" #include "xscugic.h" // 中断控制器驱动 static XScuGic InterruptController; int init_interrupt_system() { XScuGic_Config *gic_config; int status; // 查找中断控制器的配置 gic_config = XScuGic_LookupConfig(XPAR_SCUGIC_0_DEVICE_ID); if (gic_config == NULL) { xil_printf("ERROR: GIC config not found\r\n"); return XST_FAILURE; } // 初始化中断控制器 status = XScuGic_CfgInitialize(&InterruptController, gic_config, gic_config->CpuBaseAddress); if (status != XST_SUCCESS) { xil_printf("ERROR: GIC init failed\r\n"); return XST_FAILURE; } // 设置异常处理 Xil_ExceptionInit(); Xil_ExceptionRegisterHandler(XIL_EXCEPTION_ID_IRQ_INT, (Xil_ExceptionHandler)XScuGic_InterruptHandler, &InterruptController); // 启用中断 Xil_ExceptionEnable(); return XST_SUCCESS; }

这是裸金属程序的起点。初始化通用中断控制器（GIC）并启用异常处理，是为后续VDMA完成中断、编码器中断等异步事件处理打下基础。忘记这一步，所有基于中断的驱动都无法工作。

5.2 配置MIPI CSI-2接收器与传感器

接下来是视频源头。假设我们使用KV260的MIPI摄像头接口。

#include "xcsiss.h" // MIPI CSI-2 Rx Subsystem驱动 static XCsiSs CsiRx; int init_csi_rx() { XCsiSs_Config *csi_config; int status; u32 lane_rate_mbps = 1500; // 根据传感器规格设置，单位Mbps csi_config = XCsiSs_LookupConfig(XPAR_CSI_SS_0_DEVICE_ID); if (csi_config == NULL) { /* 错误处理 */ } status = XCsiSs_CfgInitialize(&CsiRx, csi_config, csi_config->BaseAddr); if (status != XST_SUCCESS) { /* 错误处理 */ } // 配置CSI Lane数量、数据格式等 XCsiSs_SetLaneCount(&CsiRx, 4); // 4 lane XCsiSs_SetDataFormat(&CsiRx, XCSI_SS_DT_YUV422_8B); // 更复杂的配置需要通过AXI-Lite寄存器直接写入 // 例如设置VC（Virtual Channel）映射 // 启动CSI接收器 status = XCsiSs_Start(&CsiRx); if (status != XST_SUCCESS) { /* 错误处理 */ } // 通过I2C配置摄像头传感器（如OV5640） // 这部分代码依赖于具体的传感器驱动，需要编写或使用现成的I2C读写函数 // 配置传感器输出分辨率、帧率、MIPI时钟等，使其与CSI Rx配置匹配 sensor_init_i2c(OV5640_4K30_CONFIG); return XST_SUCCESS; }

这里的关键匹配在于传感器输出格式、lane速率必须与CSI Rx子系统的配置完全一致。否则要么收不到数据，要么收到乱码。我遇到过因为传感器初始化序列中某个寄存器值设置延迟不够，导致CSI Rx锁相环（PLL）无法锁定，一直没有视频流输出的情况。调试时，可以读取CSI Rx IP核的状态寄存器，检查是否已锁定（Lane Sync）和是否有数据包错误。

5.3 帧缓冲写入（Frame Buffer Write）与VDMA配置

CSI Rx输出的AXI-Stream视频数据需要被写入DDR。这由Video Frame Buffer WriteIP和AXI VDMA协同完成。

#include "xv_frmbuf_wr.h" #include "xaxivdma.h" static XV_frmbuf_wr FrmbufWr; static XAxiVdma VdmaInstance; // 定义帧缓冲区 #define FRAME_BUFFER_ADDR (0x10000000) // DDR中的一个地址，需按Cache行对齐 #define FRAME_SIZE_4K (3840*2160*2) // YUV422 8bit， 2 bytes per pixel int init_video_capture_pipeline() { int status; XV_frmbuf_wr_Config *frmbuf_config; XAxiVdma_Config *vdma_config; // 1. 初始化Frame Buffer Write IP frmbuf_config = XV_frmbuf_wr_LookupConfig(XPAR_V_FRMBUF_WR_0_DEVICE_ID); XV_frmbuf_wr_CfgInitialize(&FrmbufWr, frmbuf_config, frmbuf_config->BaseAddr); // 设置帧缓冲器的内存地址、分辨率、颜色格式 XV_frmbuf_wr_SetMemFormat(&FrmbufWr, XVIDC_CSF_YCRCB_422, XVIDC_BPC_8); XV_frmbuf_wr_SetBufferAddr(&FrmbufWr, FRAME_BUFFER_ADDR); XV_frmbuf_wr_SetVideoFormat(&FrmbufWr, XVIDC_VF_3840x2160); XV_frmbuf_wr_SetBufferNumber(&FrmbufWr, 3); // 使用三缓冲 // 2. 初始化VDMA（S2MM通道） vdma_config = XAxiVdma_LookupConfig(XPAR_AXIVDMA_0_DEVICE_ID); XAxiVdma_CfgInitialize(&VdmaInstance, vdma_config, vdma_config->BaseAddr); // 配置VDMA的S2MM通道 XAxiVdma_DmaSetup S2MM_Setup; memset(&S2MM_Setup, 0, sizeof(S2MM_Setup)); S2MM_Setup.VertSizeInput = 2160; // 帧高 S2MM_Setup.HoriSizeInput = 3840 * 2; // 帧宽（字节），YUV422是2字节/像素 S2MM_Setup.Stride = 3840 * 2; // 行跨度（字节） S2MM_Setup.FrameDelay = 0; // 帧延迟 S2MM_Setup.EnableCircularBuf = 1; // 使能环形缓冲 S2MM_Setup.EnableSync = 0; // 使用帧同步信号 S2MM_Setup.PointNum = 0; S2MM_Setup.EnableFrameCounter = 0; // 设置缓冲区地址（三缓冲） S2MM_Setup.FrameStoreStartAddr[0] = FRAME_BUFFER_ADDR; S2MM_Setup.FrameStoreStartAddr[1] = FRAME_BUFFER_ADDR + FRAME_SIZE_4K; S2MM_Setup.FrameStoreStartAddr[2] = FRAME_BUFFER_ADDR + 2*FRAME_SIZE_4K; status = XAxiVdma_DmaConfig(&VdmaInstance, XAXIVDMA_WRITE, &S2MM_Setup); if (status != XST_SUCCESS) { /* 错误处理 */ } // 3. 启动VDMA S2MM通道 status = XAxiVdma_DmaStart(&VdmaInstance, XAXIVDMA_WRITE); if (status != XST_SUCCESS) { /* 错误处理 */ } // 4. 启动Frame Buffer Writer，开始从Stream接收数据并触发VDMA写入 status = XV_frmbuf_wr_Start(&FrmbufWr); if (status != XST_SUCCESS) { /* 错误处理 */ } // 5. 注册VDMA完成中断（可选，用于统计帧率或错误处理） // ... return XST_SUCCESS; }

这段代码是视频捕获的核心。几个极易出错的地方：

• 地址对齐：FRAME_BUFFER_ADDR必须是64字节对齐（Cache行大小），否则VDMA传输可能会失败或性能极差。通常可以定义一个大数组并强制对齐：u8 frame_buffer[3*FRAME_SIZE_4K] __attribute__ ((aligned(64)));。
• 数据宽度计算：HoriSizeInput和Stride的单位是字节。对于YUV422 8-bit，每个像素占2字节，所以宽度是3840 * 2。如果这里算错，会导致图像错位或撕裂。
• 缓冲管理：三缓冲机制是为了防止读写冲突。VDMA在写缓冲区N时，应用程序可以处理缓冲区N-1。FrameDelay参数控制着VDMA内部写指针相对于读指针的延迟，对于实时捕获，通常设为0。
• 启动顺序：务必先配置并启动VDMA，再启动Frame Buffer Writer。如果顺序反了，Frame Buffer Writer可能因为找不到可用的DMA描述符而卡住。

5.4 验证视频捕获：从DDR读取并简单处理

在启动上述流水线后，如何确认视频数据已经正确写入DDR？一个简单的方法是实现一个“帧就绪”中断，或者在主循环中轮询VDMA的当前写缓冲区索引。

// 在VDMA初始化后，设置回调 XAxiVdma_SetCallBack(&VdmaInstance, XAXIVDMA_HANDLER_EVENT, vdma_write_callback, (void*)&VdmaInstance); // 回调函数 void vdma_write_callback(void *CallbackRef, u32 Mask) { static int frame_count = 0; if (Mask & XAXIVDMA_IRQ_FRAME_COUNT_MASK) { frame_count++; // 获取当前写完的帧缓冲区索引 u32 cur_frame = XAxiVdma_GetCurrFrame(&VdmaInstance, XAXIVDMA_WRITE); // 处理 frame_buffer[cur_frame * FRAME_SIZE_4K] 中的数据 // 例如，计算平均亮度，或者通过UART打印一个字符表示收到一帧 xil_printf("Frame %d captured in buffer %d\r\n", frame_count, cur_frame); } }

更直接的验证方式，是在不启动编码器和网络的情况下，将捕获到的一帧YUV数据通过UART或SD卡保存为RAW文件，然后在PC上用工具（如ffplay -video_size 3840x2160 -pixel_format yuyv422 -i frame.raw）播放，检查图像是否正确。这是硬件调试阶段非常有效的手段。

至此，我们已经完成了开发环境的搭建、硬件平台（XSA）的创建、Vitis中裸金属项目的建立，以及最基础的视频捕获流水线的初始化和验证。数据已经从MIPI传感器，经过CSI Rx，通过Frame Buffer Write和VDMA，稳定地流入了DDR中我们预设的缓冲区里。

这是构建整个4K裸金属流媒体系统的地基。在下一部分，我们将在此基础上，引入H.264硬件编码器，配置其参数，将DDR中的YUV帧数据送入编码器，并处理编码后的码流。接着，集成LWIP轻量级TCP/IP协议栈，构建RTP over UDP的传输通道，最终实现网络流媒体输出。每一步都将涉及复杂的硬件交互、缓冲区管理和实时性考量，我们继续深入。