企业官网建设流程全解析

学Altium Designer最怕的不是画错一根线，而是从头到尾不知道自己在干什么。很多初学者拿到这个软件，第一反应是“我先把界面熟悉一下”，然后就被铺天盖地的菜单和面板劝退了。其实原理图和PCB绘制的流程就那么几步：建工程、画原理图、转PCB、布局布线、出文件，关键在于你有没有一套清晰的主线。这篇笔记我会以自己带项目的实际经验为主，把从零开始用Altium Designer（以下简称AD）画一块完整板子的流程、细节和踩过的坑都捋一遍，适合刚入门想系统走一遍流程的同学，也适合已经画过一两块板子但总觉得哪里不正规的工程师，看完可以直接照着做。

我默认你装的版本是AD20或AD24，不同版本菜单位置略有差异，但核心逻辑是一致的。如果你还在为装哪个版本发愁，后面我会专门说。这篇笔记涉及的内容包括工程组织、原理图设计要点、PCB布局布线、层叠设计、文件输出和日常故障排查，基本覆盖一块板子从想法到送厂打样的全部环节。

1. 下手之前，先在心里画一张总流程图

1.1 一块板子的诞生流程

很多人拿到任务就直接打开AD新建原理图，这是最大的误区。一块板子从需求到实物，完整链路是：需求整理、元器件选型、原理图设计、ERC检查（电气规则检查）、网表导入PCB、板框绘制、布局、布线、DRC检查（设计规则检查）、覆铜与优化、输出Gerber和BOM、送厂打样、焊接调试。原理图和PCB只是这条链路中间的两个环节，但恰恰是最容易被细节卡住的地方。

我见过的初学者最常见的问题，不是不会画，而是画了前面忘了后面。比如原理图里用了一个封装库里没有的元件，画的时候没在意，等到要导入PCB才发现封装缺失，又得回头补库，一来一回浪费半天。所以真正靠谱的做法是：在动手画任何一张图纸之前，先把工程里需要的元器件列表列出来，逐个确认原理图符号和PCB封装都有现成的，没有的先花半小时建好库。这个习惯坚持下来，后面至少能帮你省掉三分之一的时间。

PCB流程也是一样，不要指望一次性画完。正常的节奏是：先布局，再布线，第一步就把板框、固定孔、接插件位置定死，然后元器件分模块摆放，再开始拉线，最后覆铜和调整。每做一步就存一次盘，或者用AD的项目历史功能做版本管理，防止手滑改坏了回不去。

1.2 AD工程文件怎么组织才不乱

AD的项目结构以工程文件为核心，后缀是.PrjPcb，一个工程下面可以挂多张原理图和多块PCB。很多人刚学时喜欢“一张原理图画到底”，觉得文件少就是简洁，但真实项目里这样做非常痛苦，尤其是电路规模稍大时，查找某个网络或模块要翻半天。

我自己的习惯是：工程文件放在一个总文件夹里，下面分四个子目录——Libraries（库存放原理图库和PCB库的源文件）、Source（原理图文件）、PCB（板卡文件）、Outputs（输出文档）。元器件库单独维护，画新工程时复制一份出来，不要直接改原有的库，避免污染其他项目。工程里按功能模块拆分多张原理图，比如“电源模块”“主控模块”“接口模块”，用AD的层级设计或者简单的分页设计都可以。这样不仅读图方便，后期排查问题也能快速定位。

这里说一个AD特有但很多人不知道的功能：工程文件旁边的“Projects”面板里，可以右键工程选择“工程选项”，在“选项”页里能设置网络标识符的作用范围，比如“全局”或“层级”。新手建议保持默认的“全局”，不然不同页之间的网络标签对应不上，原理图导入PCB时会报出一堆“Net not found”的错误。

1.3 AD版本选择和软件环境清理

关于版本，我一直的态度是“选新不选旧，但别盲目追新”。AD20、AD21是比较稳的版本，AD24的功能更新明显，比如更流畅的3D视图和增强的交互式布线。如果你刚接触，装AD20或AD24都行，网上教程也最多。但要注意，AD的授权管理和在线更新都比较重，装完以后一定要做一次缓存清理，否则用久了软件会莫名其妙变卡。

怎么清理缓存？在AD的菜单栏找到右上角的齿轮图标进入Preferences，然后在“Data Management”的“Backup”选项里能看到备份文件保存路径，把之前积累的一堆备份文件删掉；接着打开系统的临时文件夹目录，把AD相关临时文件清空。操作前记得先保存并关闭所有工程。这个做法可以明显改善启动速度和打开工程的速度，尤其是当你的工程里集成了大量库文件和图纸时。

还有一个容易被忽略的点：AD的元器件库默认是联机抓取，每次放置元器件时都会尝试访问在线库，网络不稳定时就会卡住。你可以在Preferences里把“Supplier Updates”设置为手动更新，只在需要查价格或库存时才去访问数据库，平时画图完全不受影响。

2. 原理图绘制：电气连接必须一丝不苟

2.1 先从库说起：会建库才算入门

原理图绘制的基础是元器件符号，而符号的准确度直接影响后续PCB设计。AD自带了很多官方库，覆盖常见的分立元件、接插件和部分芯片，但遇到新芯片、新器件时还是要自己建库。建库有一套规范：引脚名称要清晰，引脚编号必须与数据手册一致，引脚电气类型（输入、输出、电源、无源等）也要在库编辑器里设置正确。为什么这三点很关键？因为后续做ERC检查时，AD会依据引脚的电气类型来检查电路连接是否合法，比如两个输出引脚直接连在一起会报错，电源引脚悬空也会被标记。很多人忽略引脚电气类型，画完图一跑ERC满屏告警，就是这里埋的雷。

对于常用MCU，比如STM32F103C8T6这种引脚多、封装密的芯片，建议直接用官方库或从芯片原厂网站下载的库文件，不要自己手动画。手动画100脚以上的芯片很容易出错，而且不容易发现。网上关于“STM32最小系统原理图”的资料很多，可以直接参考官方评估板的原理图，包括稳压、复位、晶振、BOOT引脚设置和下载电路，照着画一遍比自己凭空想靠谱得多。

这里还要提一下热词里那些“某某原厂方案全套资料包”，比如SW6206这类电源管理芯片的原厂参考设计，里面通常包含PDF原理图、PCB源文件、BOM表和寄存器配置。这类资料对学习非常有价值，因为原厂方案是经过验证的，你可以在它的基础上改版。但使用时要注意：参考设计里的封装、布局、走线往往针对特定应用优化过，直接照抄到自己的板子里不一定合适，尤其是电源类电路中抗干扰和散热的处理，必须结合实际板框和安装方式重新评估。

2.2 连线、网络标签与电源符号的正确用法

原理图里的电气连接有几种方式：物理走线、网络标签（Net Label）、电源符号、总线。物理走线最直观，但只适合元件密度不大、图纸清爽的情况。大一点的设计里，更常用网络标签来做连接，因为同一个网络只要有相同的标签名，即使分布在不同的图纸页上，也会被识别为同一个网络。电源符号则专门用来表示VCC、GND这些电源网络，AD会在全局范围内自动连接同名电源符号。

很多新手容易犯的一个错误是，把电源网络也用普通的网络标签代替，但网络标签的作用范围如果设置成“层级”，在不同页之间就会断开连接。我建议把所有电源网络统一用电源符号来表示，把信号网络用网络标签，这样既不会断连，读图也直观。还有一点，网络的命名要规范，比如“3V3”代表3.3V电源，“5V”代表5V电源，“GND”统一命名，不要出现“GND”和“G”混用的局面，否则PCB布线时会出现网络分裂，地平面被割裂，干扰问题随之而来。

上拉电阻、下拉电阻、去耦电容这类小元件，画原理图时也要注意摆放位置。比如MCU的每个电源引脚旁边都要放一个0.1uF去耦电容，并且电容要尽可能地靠近电源引脚。这一条看似只是布局建议，其实在原理图阶段就决定了PCB布线的难度——你原理图里的电容位置如果画得离引脚十万八千里，到了PCB阶段即便想拉过去，也要绕开很多走线，效果会大打折扣。

2.3 ERC检查和Review的实际操作

原理图画完不等于结束，必须做一次完整的电气规则检查（ERC）。在菜单栏选择“工程”里的“Compile Document”或“Compile PCB Project”，AD会在Messages面板里列出所有错误和警告。常见的错误有：引脚悬空、网络短路、输出引脚互连、未连接电源端口等。初学者看到一大屏报错会慌，其实处理方式很简单——从下往上逐条读，先把错误的修掉，再看警告。

这里有一个经验之谈：ERC报错要结合电路实际功能来区分，有些“错误”是故意的。比如你要设计一个可通过跳线帽选择上拉或下拉的电路，两个电阻都接到同一个网络，ERC可能会报输出冲突，但实际上这是设计意图。对于这种有意为之的“警告”，可以在放置元件时添加“No ERC”标记（放置→指示→No ERC），这样后来的人再看图纸时不会误删。我一般在每个工程里都会约定一个习惯：不容忍任何一条真正的错误，但允许有明确注释的No ERC警告。

Review阶段就更多是人的经验了。我会把自己画的原理图当成一个初学者来看，逐页看网络标签是否都命名正确、位号是否有重复（复制粘贴元件时很容易出现R1、R1这种重复位号）、电源和地的符号是否多余或缺失。另外，我强烈建议在原理图阶段就把每个关键芯片的电源引脚都检查一遍，特别是那些有多组VCC和GND的芯片（比如DDR4内存颗粒，电源引脚特别多），一旦漏接一个，PCB上飞线都难救。

3. PCB绘制流程：从布局到生产文件的完整演绎

3.1 布局是设计成败的第一战

PCB布局的关键词是“规划结构”。在把元件从原理图导入PCB后，第一步不是急着放元件，而是先确定板框。板框的尺寸和形状由结构决定：如果是产品内部板，配合外壳的定位孔、接插件位置是不能动的；如果是实验板，就可以自由一些，但也要为散热、安装、接口方向留好余量。AD中画板框可以用“重新定义板形状”功能，快捷键D-S-D，按实际需要画出外形，再用“设计”→“板子形状”→“根据选择定义”生成。

板框确定之后，我一般先把固定孔放进来的，然后再把接插件定位好——比如电源输入端子、USB座、排针排母、天线座等，因为机械安装决定了这些东西必须钉在某个位置上，其他元器件再围绕它们展开。接下来就是模块化布局，把原理图上的各个功能模块，比如电源模块、主控、驱动、传感器接口，分别在PCB上划分为几个区域，电压高的和电压低的分开放，模拟电路和数字电路也要分开，避免互相干扰。这里提一个“高低压隔离PCB”的常见需求：开关电源原边的强电区域和副边的弱电区域之间要留出爬电距离，也就是线间距要足够大，并且在两层板之间的走线也要避免交叉，否则耐压测试会直接打火。实际设计中，220V交流输入到整流桥的那一段，与低压控制区域的距离至少要留到4mm以上，差一点的话宁可板子大一圈，也不要冒险压缩间距。这些都是设计规范里不会特别提醒你、但实际打样回来会暴露的问题。

布局完成后，我会把元件按模块顺序自动标号（工具→标注→元件标注）整理一遍位号，让R1、R2按模块排布，方便后期BOM整理和焊接找料。之后再逐个模块微调位置，让元件之间的引脚尽量对准，为布线做准备。

3.2 层叠设计不能只依赖默认

PCB层叠结构决定了信号的参考平面、电源完整性以及阻抗控制能力。两层板是最常见最便宜的选择，适合低速数字电路、简单电源板和对成本敏感的消费类产品。但如果你在设计DDR4这类高速内存电路，或者板子上的信号速率超过100MHz，那就必须使用四层板，典型的层叠是L1信号-L2地-L3电源-L4信号，信号层紧邻完整地平面，回流路径短，EMC表现会好很多。

这里说说层叠厚度的概念。四层板的常见成品厚度是1.6mm，各层之间的介质厚度和铜厚会影响阻抗。做USB、HDMI这类差分信号时，通常要求差分阻抗90欧姆或100欧姆，这需要阻抗计算工具（如Polar Si9000）配合加工厂的叠层参数来算线宽线距。你直接问板厂要他们常用的阻抗叠层结构表，按那个参数去设置线宽，基本一次过。如果自己拍脑袋定线宽，出来阻抗不对，板子功能可能还能用，但时序裕量会损耗得很厉害。

对于机电一体化的板子，还要考虑铜厚。常规1oz（35um）铜厚能过1A左右电流，但建议电流稍大时直接用2oz铜厚或者加宽走线，别省这一点。内层电源层的铜厚也决定了载流能力，计算方法和外层一样。热词里提到的“PCB层叠厚度”，我猜就是这类内容，它的核心思路是：先根据产品需求定层数和板厚，再根据阻抗要求定介质厚度，最后根据电流需求定铜厚，而不是直接套用默认值。

3.3 布线规则、线宽电流对照和实用技巧

布局完成后进入布线阶段。AD提供了强大的规则系统，快捷键D-R可以打开设计规则界面，在这里可以分别设置最小线宽、线距、过孔大小、电源网络线宽等。我的建议是至少设置三套规则：普通信号线用10mil（0.254mm）线宽、最小线距6mil（0.1524mm，具体看板厂工艺能力，常规是6/6mil）；电源线按电流需求单独加宽；地网络尽量用大面积覆铜代替走线。这些规则在布线时可以自动启用，AD会根据你设定的优先级自动调整线宽，极大减少了手动改线宽的工作量。

线宽和电流之间的关系是硬件工程师的基本功，这里直接给一份自用的参考表：

这只是工程近似值，实际还要结合温升、散热条件来调整。比如走线经过大面积铜箔时散热好，可以适当细一些；若走线在封闭空间内且周围有热源，就要加宽或者加开窗镀锡。反激式开关电源里原边大电流路径的走线，我一般把规则设置为3mm以上并用覆铜填充，开关节点还要避免走细线，否则EMC和高频振荡会让你调试到崩溃。

再说几个布线技巧。电源线和地线永远先布，信号线后布，关键信号如晶振走线要短而直，避免与高频数字信号平行走线。时钟信号两侧最好加地线屏蔽。模拟地和数字地要单点连接，可以用0欧电阻或者磁珠连接。USB和其他差分信号在AD里可以设置差分对规则，布线时用“交互式差分对布线”来拉线，系统会自动保证等长和耦合间距。对于初次接触的人，AD的DRC就是你的暗夜灯塔，每走完几根线就跑一次DRC（快捷键T-D-R），把报错的地方当场修掉，不要攒到最后一次性处理，否则根本找不到哪个引脚出了问题。

3.4 覆铜、DRC与生产文件输出

布线全部结束后，进入到收尾阶段。首先是覆铜（快捷键G-G-A），给地网络铺上大面积的铜箔，降低地阻抗，改善散热。覆铜时要注意把“移除死铜”选项勾上，避免生成一块块孤立的小铜皮；还要检查覆铜和高速信号线之间的距离，防止覆铜边缘离关键走线太近，形成不必要的阻抗突变。对高低压隔离板来说，覆铜还要注意安全间距，原副边之间不要共用一片地铜，要做隔离槽处理。

AC公司的DRC检查是送厂前必须认真过的一道工序。DRC会检查线宽、线距、过孔孔径、丝印重叠、未连接引脚、短路等问题。跑DRC的正确姿势是把设计规则里的最小间距设置为板厂能做的极限值再加一点裕量，比如常规板厂能做到的最小线宽线距是4mil，但建议用6mil来做，不然良品率低、价格高，加工精度稍有偏差就容易报废。DRC报错的信息要逐条看，不要看到几十条就直接“忽略全部”，其中往往藏着几个真正致命的错误。常见的DRC报错原因包括：过孔打在焊盘上、丝印压到焊盘、布线太靠近板边、电源网络未连接等。修复后再次运行DRC直到没有错误，这一步千万别跳过。

最后就是输出生产文件。AD可以直接输出Gerber文件（每个图层一个文件）和钻孔文件，这是板厂需要的标准格式。在File→Fabrication Outputs→Gerber Files菜单下，选择要输出的层，通常包含顶层、底层、丝印层（Top Overlay/Bottom Overlay）、阻焊层（Top Solder/Bottom Solder）、助焊层（Top Paste，做SMT贴片时需要）和机械层（板框），精度一般选3:5，格式选RS-274X。钻孔文件也一并生成。同时生成一份BOM表，在Reports→Bill of Materials里可以导出Excel格式，方便采购和贴片。

关于“AD导入Gerber转PCB”这个热词，其实是一个反向操作：有时候你只有板厂或者别人提供的Gerber文件，没有原始工程文件，又想在现有板子上改版，就需要把Gerber再还原成可编辑的PCB。但我要提醒一句：Gerber还原的PCB丢失了网络连接关系和元件信息，只能用来做参考，不能直接拿来做改版设计。真的要做改版，还是尽量拿到原始工程文件，或者干脆按Gerber抄板重画。这不是多此一举，而是被反工折磨过的人才懂得的道理。

4. 实战中反复踩到的坑，以及排查方法

4.1 软件层面的问题，多半出在缓存、规则和视觉混淆上

AD用久了卡顿是常态，特别是工程文件变多、撤销历史过长时。之前提到清理缓存是个办法，另外还有一些能感知优化的小技巧：在工程面板里右键关闭暂时不用的工程、在Document面板中关闭不打开的图纸、减少自动保存频率——但别彻底关掉自动保存，我建议把自动保存间隔设为15分钟，文件损坏时能挽回大量工作量。

还有两个特别容易让人抓狂的问题：一是在PCB上器件突然选不中，二是原理图导出PDF只有部分区域。前者通常是对象被锁定了，或者是过滤面板选择了某个过滤条件导致其他对象不可选，按一次Shift+C清除过滤器，看看是否恢复正常；后者多半是因为在导出PDF时设置的是“当前视图”而不是“整个图纸”，把打印范围改为“全部页”或者勾选“打印整个活动图纸”即可解决。这两个问题在社区里被问了无数次，但确实会让人找半天原因，既不是软件坏了也不是文件坏了，纯粹是设置引起的小毛病。

另外一个烧脑的体验是“AD中PCB上器件不能选中”，除了锁定和过滤，还可能是因为PCB板外的对象或者铜皮开启了“忽略对象”。你可以在“Preferences”里查看选中对象的行为，检查“交互式选择”中的“在区域选择时包含所有对象”是否被正确勾选。总之，遇到这类问题先别慌，逐个排除设置因素，基本上都能在一分钟内解决。

4.2 从PADS等其他工具转换项目时的注意事项

很多公司内部不同时期用过不同EDA工具，比如“PADS的PCB文件打开报错自动关闭”这类问题，其实是两种工具之间的兼容性在作怪。AD有专门的导入向导，可以打开PADS、Cadence甚至Gerber文件，但转换过程中会有信息丢失风险：比如PADS里的特殊线宽、差分对规则、铺铜形状，转过来后可能需要重新设置。我见过最惨的情况是，转换完后网络连接全对，但差分对规则全丢了，板子做回来跑高速信号一塌糊涂。所以在转换后，一定要先跑一遍DRC，再抽查几个关键网络的连接，确认无误后再继续设计。

关于“Cadence封装导入PCB”，同样要谨慎。Allegro的封装库和AD的封装在原点位置、位号层定义上都有差异，导入后要逐个检查封装的中心坐标，否则贴片时会出现偏位。建议在导入后使用AD的“封装管理”界面，把每个封装都打开看一眼，重点检查焊盘编号是否与原理图一致。

4.3 制造端对接时最容易出的问题

送厂前最后检查一件事：把PCB的“所有层”单独跑一遍，看看有没有丝印压焊盘、板框线段不闭合、定位孔没有放置、阻焊开窗不正确等问题。这一关我习惯用AD的3D视图（快捷键3）检查一遍组装效果，看一下接插件方向、元件高度是否和外壳冲突。曾经就遇到过DC座焊盘方向画反，直到3D视图才发现的尴尬情况——好在是打样阶段，损失不大，但在批量生产时这种错误就是事故级别了。

BOM表输出时要注意位号不要用字母排序而丢失原有位置信息，同时单位要统一（电阻用欧姆、电容用uF/nF），方便采购和贴片厂核对。工艺边和拼板问题在样板阶段可以不管，但如果是批量生产，一定要和板厂确认拼板、V割或是邮票孔方案。AD在“制造输出”里提供拼板功能，也可以用板厂工具处理，这块因人而异，不多展开。

5. 文件管理与团队协作的经验补充

5.1 用工程历史管理和版本对比保护成果

AD提供了工程历史管理功能，可以查看文件的修改历史并回滚到任意版本。这是一个被很多人忽视但极其好用的功能，特别是在多人协作或者自己反复修改时，它能帮你回答“昨天那个能跑的版本到底被我改了什么”这种灵魂问题。我个人的习惯是：每完成一个关键节点，就在工程历史里做一次命名标记，比如“布局完成”“布线完成V1”“DRC通过”。这样即使后续改崩了，也能轻松退回到正确的节点。

5.2 库文件同步和多人协作的注意点

多人协作时，元器件库统一管理是重中之重。最好用SVN或Git做版本管理，库文件单独放一个仓库，每个成员修改前先拉最新代码，避免覆盖。AD自带的“库同步”功能也可以帮助多台电脑之间同步库文件，但网络环境不好的时候体验一般。团队内部还可以约定一个命名规则：每个元器件用“厂商-型号-封装”的格式命名，这样无论谁打开库都能快速找到想要的元件，不会出现同一个电容在库里建立四个名字的混乱情况。

6. 最后分享几点实操感受

对我来说，AD最大的价值不是它功能有多全，而是当你画多了就会形成一套肌肉记忆：T-D-R是DRC，G-G-A是覆铜，U-N是移动器件，T-M是清除标号，这些快捷键用顺了之后速度会快很多。我建议新手先别急着记一大堆快捷键，而是先把菜单和功能面板过一遍，然后每次画板时逼自己用快捷键替代鼠标点击，三天左右就能形成习惯。

另外，一定要养成“画几步就编译一下、跑一次DRC”的节奏，不要等全部画完再来检查。原理图编译能帮你发现位号重复和网络断连，DRC能帮你抓住DRC规则里线宽过窄、间距不足的问题，这些问题的修复成本在早期是最低的，拖到后期就是拆东墙补西墙。

如果你正打算用AD学习和做自己的项目，建议从一块简单的两层板开始，比如STC89C52RC或者STM32F103C8T6的最小系统板，或者在51单片机基础上扩展DHT11温湿度传感器、WS2812B彩灯、TB6612电机驱动或者H桥驱动电路这一类经典模块。把流程完整走一遍，再逐步挑战四层板、BGA封装和高速差分线，你会发现自己对电子设计的理解会上升一个台阶。这个流程是个熟能生巧的活儿，画的板子多了，那些条条框框自然会内化成你的设计直觉。