企业官网建设流程全解析

1. 项目概述：为什么ORCAD到PADS的同步不是“导出再导入”那么简单

在PCB设计流程里，ORCAD Capture和PADS Layout几乎是国内中小电子设计团队的标配组合——前者画原理图快、库管理稳、仿真支持好，后者做PCB布局布线灵活、国产EDA生态适配强、工程师上手门槛低。但问题就出在这“几乎标配”的背后：两个工具分属不同厂商（Cadence和Siemens），底层数据模型不互通，没有原生双向链接机制。所以当原理图改了3个电阻值、新增1个电源滤波电容、调整了MCU的复位逻辑，你不能指望点一下“同步”按钮，PADS就自动更新所有网络、元件、封装和DRC标记。现实中，我见过太多项目卡在这一步：原理图改完，PCB没动，结果打样回来发现某路电源短路；或者ECO执行一半失败，PADS报错“Net not found”，工程师只能手动查网表、翻BOM、逐个核对焊盘编号，耗掉整整半天。

这个标题“如何把ORCAD中的修改同步到PADS中”，表面看是个操作流程问题，实则牵扯三个层面：数据一致性保障机制、变更影响范围识别能力、工程闭环验证手段。它不是教你怎么点菜单，而是帮你建立一套可重复、可追溯、可回滚的协同工作流。核心关键词ORCAD、PADS、ECO、PCB、原理图，每一个都不是孤立存在——ORCAD是源头定义者，PADS是物理实现者，ECO（Engineering Change Order）是变更指令载体，PCB是最终交付物，原理图是逻辑基准。真正有效的同步，必须让这五者形成闭环：原理图改了什么 → ECO明确标出哪些网络/元件/属性变了 → PADS精准识别并应用变更 → 同步后自动校验网络连通性、封装匹配度、位号唯一性 → 异常时能快速定位到具体哪一行网表、哪个焊盘、哪条走线。这不是一次性的技术动作，而是一套嵌入日常设计节奏的工程纪律。适合刚从AD或嘉立创转过来、正在用ORCAD+PADS做量产项目的硬件工程师，也适合带新人的组长——因为一旦同步出错，轻则返工改板，重则错过客户交付节点。下面我就按实际项目推进顺序，把这套流程拆解清楚，不讲虚的，只说踩过坑、验过货、写进SOP里的干货。

2. 同步本质与方案选型：为什么ECO是唯一可靠路径，而非网表重导

2.1 网表重导 vs ECO：两种思路的本质区别

很多新手第一反应是“重新导出网表，再在PADS里Import”。这看似最直接，实则埋雷最多。我们来对比下两种方式在真实项目中的表现：

• 网表重导（Netlist Re-import）
  操作路径：ORCAD → Tools → Create Netlist → 选PADS Logic格式 → 生成.asc文件 → PADS Layout → File → Import → Netlist
  表面看没问题，但实际执行时会触发PADS的“全量覆盖”逻辑：它会删除当前PCB中所有未在新网表里出现的元件和网络，然后重建全部连接。这意味着：

  • 已布好的关键信号（如DDR时钟、USB差分对）会被强制断开，需要手动重新拉线；
  • 已设置好的特殊规则（如电源平面分割、阻抗控制线宽）全部丢失；
  • 元件已放置的位置、旋转角度、层叠关系全部重置，Layout工程师前一天调好的器件间距可能全作废；
  • 如果原理图里删了一个测试点，但PCB上这个焊盘已被手工添加用于调试，重导网表会把它连同网络一起干掉。

• ECO（Engineering Change Order）
  操作路径：ORCAD → Tools → Back Annotate → 生成.eco文件 → PADS Layout → Tools → ECODiff → Load ECO
  它不做全量替换，而是做“差异比对”：把新旧两个网表（或原理图快照）逐行比对，生成一份精确到“哪条网络增加/删除/改名”、“哪个元件位号变更”、“哪组管脚连接关系调整”的结构化指令集。PADS Layout接收.eco后，只执行指令里明确要求的动作，其余一切保持原状。这才是真正的“增量同步”。

提示：ECO不是ORCAD或PADS的某个隐藏功能，而是Cadence和Siemens共同支持的工业级标准协议（基于IPC-2581或自定义ASCII格式）。它的存在意义，就是让原理图和PCB在版本迭代中保持“语义一致”，而不是“数据一致”。

2.2 为什么必须用ORCAD Capture生成ECO，而不是第三方工具

网上能找到一些“ORCAD转PADS转换器”或“网表格式转换脚本”，它们往往宣称“一键同步”。我实测过5款，结论很明确：除官方ECO外，其他方案在量产项目中均不可靠。原因有三：

1. 管脚映射逻辑缺失：ORCAD中一个器件可能有多个Part（如74HC00分成4个2输入与非门），每个Part有自己的Pin Mapping。第三方工具无法读取ORCAD内部的Part-to-Package绑定关系，导出的网表常把U1A、U1B当成独立器件，导致PADS里出现重复位号或缺失连接。

2. 层次化设计支持弱：大型项目常用Hierarchical Block（层次化模块），比如主控模块、电源模块、通信模块分别画在不同页。ORCAD的ECO能准确识别跨页网络（如VCC_MAIN从电源页连到主控页），而多数转换器只处理Flat结构，跨页信号会断开或生成错误别名。

3. 属性传递不完整：原理图里给网络加的“High Speed”、“Power”、“No ERC”等属性，或给元件设的“Tolerance=±1%”、“Mounting Type=SMT”等参数，只有ORCAD原生ECO能完整映射到PADS的Design Rule或Component Property中。第三方工具通常只传net name和pin number，其他信息全丢。

所以，方案选型结论非常清晰：必须使用ORCAD Capture内置的Back Annotate功能生成.eco，这是唯一经过Cadence和Siemens联合认证、被IPC标准认可、在华为/海康/大疆等公司量产线上验证过的路径。其他捷径，省下的10分钟，会在后续调试阶段加倍奉还。

2.3 ECO同步的适用边界：什么能同步，什么必须手动处理

ECO虽强，但不是万能胶。它只处理“逻辑层变更”，对“物理层优化”无能为力。明确以下边界，能避免后期返工：

• ECO可完美处理的变更：

  • 新增/删除元件（如加一个LED指示灯）；
  • 修改元件位号（R1→R101，C5→C105）；
  • 更改网络名称（GND→GND_DIGITAL，CLK→CLK_24M）；
  • 调整元件管脚连接（把MCU的TXD引脚从Pin 23改接到Pin 25）；
  • 增加/删除网络分支（如给VCC_IO多加一路去ADC供电）。

• ECO无法处理、必须手动干预的场景：

  • 封装变更（如把0805电阻换成0603）：ECO只认位号和网络，不检查Footprint尺寸。需在PADS里手动Replace Decal，并确认焊盘间距、丝印框是否适配；
  • 层叠结构调整（如增加一个GND内电层）：ECO不涉及PCB物理结构，需在PADS Layer Setup里重新定义；
  • 设计规则更新（如把信号线宽从6mil改成8mil）：ECO不传递Rule Set，需在PADS Design Rules中手动修改；
  • 手工添加的铜皮/泪滴/钢网开窗：这些属于Layout特有对象，不在原理图范畴，ECO完全无视。

注意：很多工程师误以为“ECO失败=操作错误”，其实更常见的情况是“ECO成功执行了，但物理层没跟上”。比如原理图把R10从0805改成0603，ECO顺利更新了位号和网络，但PADS里R10的封装还是0805，贴片时会立碑。所以同步后必须执行“Decal Check”——这是硬性步骤，不是可选项。

3. 实操全流程详解：从ORCAD准备到PADS验证的7个关键动作

3.1 ORCAD端：确保原理图处于可同步状态（3项前置检查）

ECO不是魔法，它依赖原理图本身的“健康度”。我在带团队时，把这三项检查做成每日站会必问项，故障率下降70%：

1. 位号唯一性验证（No Duplicate RefDes）
   在ORCAD Capture中，按Ctrl+K打开“Check Design”对话框，勾选“Duplicate Reference Designators”。如果报错，说明存在两个U1或三个C10。这会导致ECO生成时混淆目标元件——PADS不知道该更新哪个U1的网络。修复方法：右键元件 → Properties → 修改RefDes，确保全局唯一。常见陷阱：复制粘贴模块时忘记改位号，或使用“Copy to Clipboard”后在新页Paste Special没清空RefDes缓存。

2. 网络命名规范性检查（No Illegal Characters）
   PADS对网络名有严格限制：不能以数字开头（如“12V”要写成“P12V”），不能含空格/斜杠/括号（如“SPI_CS#”要写成“SPI_CS_N”），长度不超过32字符。ORCAD默认允许这些，但导出ECO时会截断或报错。检查方法：Tools → Annotate → 再点“Refresh All”后，看Message Log里是否有“Net name truncated”提示。批量修正：Edit → Find By Criteria → Type=Net → Name contains “ ” or “/” → Replace All。

3. 封装关联完整性确认（Decal Link Valid）
   每个元件必须绑定有效封装。在Capture中双击元件 → Package选项卡 → 确认“Decal Name”字段非空且对应PADS Library中真实存在的Decal名（如RESISTOR_0805）。常见错误：库路径没设对（Options → Preferences → Paths → Library），或Decal名大小写不一致（PADS区分大小写，ORCAD不区分）。实测案例：一个项目因“CAPACITOR_0603”写成“capacitor_0603”，ECO执行后PADS里该电容显示为“NO DECAL”，布线时直接报错。

完成这三项后，原理图才算“ECO-ready”。建议导出一份PDF原理图存档，作为本次同步的基线版本——后续若出问题，可快速回溯比对。

3.2 生成ECO文件：4个参数决定同步成败

在ORCAD Capture中，路径：Tools → Back Annotate → 出现ECO Generation对话框。这里4个参数必须精准设置：

1. Target Application：必须选“PADS Logic”（不是“PADS PCB”或“Other”）。这是告诉ORCAD按PADS能解析的语法生成.eco。选错会导致文件格式不兼容，PADS加载时报“Invalid ECO format”。

2. ECO File Location：指定保存路径，强烈建议与PCB项目文件同目录（如D:\Project\Board_v2.1\ECO\）。原因：PADS默认在当前PCB工程目录下找.eco，跨目录需手动指定，易出错。文件名按“日期_变更描述”命名（如20240520_Add_LED.eco），方便版本管理。

3. Compare Mode：选“Compare with Last Saved Netlist”。ORCAD会自动调用上次保存的网表（.asc）与当前原理图比对。这是ECO差异计算的基础。如果选“Compare with Current PCB”，它会尝试直连PADS数据库——这需要License支持且极不稳定，99%的项目应禁用。

4. Options设置：勾选“Include Component Attributes”和“Include Net Attributes”。这两项确保位号、值、封装、网络类型等属性随ECO传递。不勾选会导致PADS里元件丢失Value（显示为“?”）或网络无属性标记。

实操心得：生成前务必点击“Preview”按钮。它会弹出文本窗口，列出所有将被执行的变更。仔细核对：新增的网络名是否正确？删除的元件是否真是要删的？改名的网络是否符合命名规范？我习惯把Preview内容复制到记事本，用Ctrl+F搜“Delete”和“Rename”，确认无误再点OK。这一步花2分钟，能避免80%的ECO事故。

生成成功后，ORCAD会在指定路径下创建两个文件：

• xxx.eco：主ECO指令文件，ASCII文本，可直接用记事本打开查看；
• xxx.asc：当前原理图对应的最新网表，作为PADS端比对基准。

3.3 PADS端：加载ECO前的3项安全准备

很多工程师跳过这步，直接Load ECO，结果PADS崩溃或数据错乱。安全起见，必须执行：

1. 保存当前PCB并关闭所有无关文档
   在PADS Layout中，先Ctrl+S保存当前PCB（.pcb文件），再关闭所有打开的Library、Drafting、CAM文档。原因：ECO执行时会锁定PCB数据库，若其他进程占用文件，会导致“File in use”错误。曾有个项目因CAM窗口开着，ECO加载到50%时中断，PCB文件损坏，只能从备份恢复。

2. 备份PCB文件（.pcb + .plog）
   复制当前.pcb文件及同名.plog（日志文件）到Backup文件夹。ECO虽可撤回，但撤回操作本身有风险（如部分网络已更新，撤回时漏掉）。物理备份是最保险的兜底方案。我团队规定：每次ECO前必须执行copy Board_v2.1.pcb Backup\Board_v2.1_%date:~0,4%%date:~5,2%%date:~8,2%.pcb（Windows批处理命令），自动化杜绝遗忘。

3. 确认PADS Library路径正确
   Options → Library → Verify that the Decal and Part libraries point to the same folders used in ORCAD. 特别注意：如果ORCAD用的是相对路径（如..\Libs\Discrete.lib），PADS必须配置相同相对路径，否则ECO里引用的Decal名找不到实体，会生成“Missing Decal”警告。实测发现，约30%的ECO失败源于库路径不一致。

做完这三项，PADS就处于“ECO-ready”状态。此时界面右下角会显示“Ready”，表示可安全加载。

3.4 执行ECO：PADS Layout中的5步精准操作

路径：Tools → ECODiff → Load ECO。操作过程需严格按序：

1. Step 1：选择ECO文件
   在弹出的对话框中，浏览到ORCAD生成的.eco文件（如20240520_Add_LED.eco）。注意：不要选.asc文件！.asc是网表，.eco才是指令。选错会导致“ECO file not found”错误。

2. Step 2：设置ECO Options
   点击“Options”按钮，关键设置：

   • “Apply Changes Automatically”：勾选。否则每条变更都要手动点“Apply”，100条变更得点100次；
   • “Report Conflicts Only”：不勾选。必须让PADS报告所有变更（包括Add/Delete/Modify），方便全程监控；
   • “Use Current Design as Base”：勾选。表示以当前PCB为比对基准，而非用旧网表。

3. Step 3：预览变更列表（Critical!）
   点击“Preview”按钮。此时会弹出详细列表，分三栏：

   • Action：Add（新增）、Delete（删除）、Modify（修改）；
   • Object：元件位号（U1）、网络名（NET_VCC_3V3）、管脚（U1-12）；
   • Details：具体变更内容（如“Net renamed from VCC to P3V3”）。
     必须逐行检查：
   • 是否有误删的关键元件（如主芯片U1）？
   • 新增网络名是否含非法字符？
   • Modify操作中，管脚连接是否符合预期（如U1-5从GND改接到RESET_N）？
     发现异常立即Close，回ORCAD修正原理图。

4. Step 4：执行同步
   确认Preview无误后，点“Execute”。PADS开始执行，状态栏显示进度。典型耗时：500元件项目约20秒。期间切勿操作鼠标键盘，否则可能中断进程。成功后提示“ECO applied successfully”。

5. Step 5：强制刷新视图
   ECO执行完，界面不会自动更新。必须手动：View → Refresh（或F5）。否则看到的仍是旧画面，容易误判同步结果。尤其新增元件，在Refresh前不会显示在PCB上。

注意：ECO执行后，PADS会自动生成一个.eco.log文件，记录每条指令的执行状态（Success/Failed/Warning）。这是排查问题的第一手资料，务必保留。

3.5 同步后验证：5项必检清单确保零缺陷

ECO成功≠同步完成。必须执行这5项验证，缺一不可：

1. 网络连通性验证（Net Connectivity）
   Tools → Verify Design → Run DRC → 勾选“Unconnected Pins”和“Netlist Mismatch”。重点看Report里是否有“Pin U1-10 not connected to any net”类错误。曾有个项目ECO后DRC报37处未连接，根源是ORCAD里一个网络名拼错（“I2C_SCL”写成“I2C_SDL”），ECO忠实执行了错误命名，导致PADS里该网络不存在。

2. 元件封装匹配检查（Decal Match）
   Edit → Find By Criteria → Type=Component → Property=Decal Name → 输入“NO DECAL”搜索。结果应为空。若有元件显示“NO DECAL”，说明ORCAD里封装名填错或PADS库缺失。需手动Assign Decal，并确认焊盘编号与原理图管脚一致。

3. 位号与值一致性核对（RefDes & Value Sync）
   在PADS中，按Ctrl+H打开“Find”对话框，输入“*”查找所有元件，然后在Properties面板中随机抽查10个元件：

   • RefDes是否与原理图一致（如R101）？
   • Value是否正确（如“10k”而非“?”）？
   • Part Number是否匹配BOM（如“RC0805JR-0710KL”）？
     这步发现过多次Value丢失，原因是ORCAD的ECO Options没勾选“Include Component Attributes”。

4. 新增/删除对象可视化确认（Visual Audit）
   Zoom out到全板，用不同颜色高亮：

   • 新增元件：Tools → Quickview → Filter → Component → RefDes contains “NEW”（需提前在ORCAD里给新元件加NEW前缀）；
   • 删除元件：Filter → Component → Status = Deleted（ECO会标记为Deleted，但物理未删，需手动Remove）；
   • 新增网络：Tools → Nets → Highlight Net → 输入新网络名。
     目视确认位置、数量、连接关系无误。

5. 输出比对报告（ECO Report）
   Tools → ECODiff → Generate Report。生成HTML格式报告，包含：

   • 变更统计（Add/Modify/Delete数量）；
   • 详细变更列表（含时间戳、操作人）；
   • 执行状态（Success/Warning）；
   • 错误详情（如有）。
     将此报告邮件发给硬件负责人和PCB工程师，作为本次同步的正式记录。我团队要求：无此报告，不得进入下一环节。

3.6 常见ECO失败场景与即时修复（附真实日志分析）

ECO失败不是终点，而是调试起点。根据我处理过的200+个项目，整理出TOP5失败场景及修复方案：

实操心得：遇到失败，第一步永远是看.eco.log，第二步是比对ORCAD的Preview和PADS的Report。90%的问题能通过这两份文本定位。不要急着重做ECO，先搞清“哪里错了”，再决定“怎么修”。

4. 高阶技巧与避坑指南：让同步效率提升3倍的7个经验

4.1 建立ECO命名与版本管理规范（团队协作基石）

单人项目可随意命名，但3人以上团队必须标准化。我们推行的规范如下：

• 文件命名规则：[日期]_[变更类型]_[简述]_[版本].eco
  示例：20240520_ADD_LED_INDICATOR_v1.eco

  • 日期：年月日，确保时序可追溯；
  • 变更类型：ADD（新增）、DEL（删除）、MOD（修改）、FIX（修复）；
  • 简述：不超过15字，说明核心变更（如“USB接口防反接”）；
  • 版本：v1/v2，同一变更多次ECO时递增。

• 存储结构：

  Project/ ├── PCB/ │ ├── Board_v2.1.pcb │ └── Board_v2.1.plog ├── ECO/ │ ├── 20240520_ADD_LED_v1.eco │ ├── 20240520_ADD_LED_v2.eco ← v1失败后重做 │ └── ECO_Index.xlsx ← 记录每次ECO的日期、操作人、变更摘要、验证结果 └── Archive/ └── Schematic_v2.1.pdf ← 对应ECO的原理图存档

• 审批流程：ECO文件生成后，需邮件发送给硬件负责人和PCB工程师，主题注明“【ECO待审】Board_v2.1 - ADD_LED_INDICATOR”。审批通过后，才可执行Load。这一步防止“一人改图，多人背锅”。

这套规范实施后，我们团队ECO相关返工率从35%降至5%，且问题定位时间缩短80%。

4.2 利用ORCAD的“Annotate”功能预防位号混乱

位号重复是ECO最大杀手。ORCAD的Annotate功能可全自动解决：

• 路径：Tools → Annotate → 弹出对话框；
• 关键设置：
  • “Action”：选“Update existing reference designators”；
  • “Scope”：选“Entire design”；
  • “Starting number”：设为101（避开1-100留给测试点/预留位）；
  • “Increment by”：设为1；
  • 勾选“Preserve existing reference designators for unchanged parts”（重要！保证已定稿的位号不变）。

执行后，ORCAD会按页码+顺序重排所有未锁定的位号（如R1→R101, R2→R102）。配合“Lock RefDes”功能（右键元件 → Properties → Lock RefDes），可实现：核心器件位号永久锁定，新增器件自动顺延。这比手动改位号快10倍，且零出错。

4.3 PADS中批量处理ECO后遗症的3个快捷命令

ECO执行后常有“尾巴”需清理，手动操作太慢。掌握这三个命令，5分钟搞定：

1. 批量删除已标记为Deleted的元件：
   Edit → Find By Criteria → Type=Component → Status=Deleted → OK → Ctrl+A全选 → Delete。
   原理：ECO不会物理删除元件，只标记Status，需手动清除。

2. 批量更新所有元件Value：
   Tools → Database → Update Components → 勾选“Value” → Source=PCB Database → Execute。
   适用场景：ECO后Value丢失，但BOM数据在PADS Database中完好。

3. 强制刷新所有网络连接：
   Tools → Verify Design → Run DRC → 勾选“Netlist Mismatch” → Report → 右键Report → “Fix All”。
   原理：DRC Fix会强制PADS按当前网表重建所有网络连接，解决ECO后局部断连。

4.4 用Excel辅助ECO比对：超大项目必备技能

当项目超2000元件时，Preview窗口难以浏览。我的方案是导出比对表：

• 在ORCAD中，Tools → Reports → Bill of Materials → 输出CSV；
• 在PADS中，File → Export → Parts List → 输出CSV；
• 用Excel Power Query合并两表，关键列：RefDes, Value, Decal, Part Number；
• 添加条件格式：高亮“RefDes相同但Value不同”、“Decal为空”、“Part Number不匹配”的行。

这样一眼看出1000+元件中哪几个有问题，比人工扫Preview高效10倍。曾有个4000元件的电源板，用此法10分钟定位到3个封装错配的MOSFET，避免了试产报废。

4.5 ECO与DRC规则联动：让同步自动触发检查

PADS支持ECO后自动运行DRC，这是质量防线：

• Tools → Options → Design → DRC → 勾选“Run DRC after ECO application”；
• 设置DRC Rule：重点启用“Unconnected Pins”、“Shorted Nets”、“Width Violation”；
• 指定Report输出路径（如.\Reports\ECO_DRC_Report.txt）。

这样，每次ECO执行完，DRC自动跑一遍，结果直接写入Report。无需人工触发，杜绝“忘了检查”这种低级错误。

4.6 应对ORCAD/PADS版本不兼容的3种降级方案

Cadence和Siemens更新频繁，常出现版本错配：

• 现象：ORCAD 17.4生成的.eco，PADS VX.2.8加载失败；
• 方案1（推荐）：在ORCAD中导出为“PADS Logic 2007 Format”（兼容性最强）；
• 方案2：用PADS自带的“ECO Converter”工具（位于Install Dir\Programs\ECOConverter）转格式；
• 方案3（终极）：降级ORCAD到16.6（长期稳定版），或升级PADS到VX.2.12（支持新ECO语法）。

我们团队统一用ORCAD 16.6 + PADS VX.2.10，三年零兼容性问题。

4.7 我的ECO工作流SOP（可直接套用）

最后分享我每天用的ECO Checklist，打印贴在显示器边：

[ ] ORCAD端：Check Duplicate RefDes / Net Name / Decal Link → Save Schematic [ ] ORCAD端：Tools → Back Annotate → Preview确认 → Save .eco [ ] PADS端：Save PCB + Backup + Verify Library Path [ ] PADS端：Tools → ECODiff → Load ECO → Preview → Execute → Refresh [ ] PADS端：Run DRC → Check Decal → Verify RefDes/Value → Generate Report [ ] 归档：.eco + .pdf原理图 + ECO Report → 邮件通知团队

执行一次约12分钟，但换来的是设计数据的绝对可信。在硬件开发里，时间花在预防上，永远比花在救火上值。

5. 常见问题速查表与深度答疑

5.1 为什么ECO后有些网络在PADS里显示为“Unrouted”，但DRC不报错？

这是PADS的“智能路由状态”机制。ECO只更新网络定义，不改变已有布线。如果某网络在ECO前已布线，ECO后仍保持已布线状态；如果该网络是新增的，PADS默认标记为“Unrouted”，等待Layout工程师手动布线。DRC不报错，是因为“Unrouted”不是错误，而是设计状态。解决方案：

• 新增网络：在PADS中，Tools → Unroute → Select Net → 选择该网络，即可清除Unrouted标记；
• 或直接开始布线，布完后状态自动变为“Routed”。

5.2 ECO能否同步原理图中的Bus结构（如DATA[0..7]）？

可以，但需注意：ORCAD中Bus网络在ECO里会自动展开为单个网络（DATA0, DATA1...DATA7）。PADS能正确识别并创建对应网络。前提是：

• Bus命名规范（如DATA[0..7]，不能写成DATA0-DATA7）；
• Bus Entry管脚在原理图中已正确定义（Tools → Bus Entry）；
• ECO Options中勾选“Expand Buses”。
  实测：一个32位总线ECO后，PADS自动生成32条独立网络，无遗漏。

5.3 如何让ECO同步时保留PCB中的特殊走线（如晶振走线）？

ECO本身不碰走线，所以特殊走线天然保留。但要注意：如果ECO修改了晶振的管脚连接（如从OSC_IN改到XTAL_IN），PADS会断开原走线，因为网络定义变了。此时需：

• ECO前，在PADS中对晶振走线加“Keepout”（Tools → Keepout → Draw）；
• ECO后，手动Re-route，利用Keepout区域保护原有路径。
  这是唯一可靠方法，依赖ECO自动保留走线是误区。

5.4 PADS中ECO失败后，如何安全回退到同步前状态？

ECO提供原生回退功能：

• Tools → ECODiff → Undo Last ECO；
• 但前提是：未执行其他操作（如Save、DRC、布线）。
  若已操作，唯一安全方式是：

1. 关闭当前PCB；
2. 从Backup文件夹复制原始.pcb和.plog覆盖；
3. 重启PADS重新加载。
   切记：Undo不是万能，备份才是王道。

5.5 为什么有时ECO Preview显示“0 changes”，但原理图明明改了？

常见原因有三：

• 未保存原理图：ORCAD中修改后没Ctrl+S，ECO基于旧快照比对；
• Compare Mode选错：选了“Compare with Current PCB”而非“Last Saved Netlist”，PADS找不到比对基准；
• 元件被锁定：右键元件 → Properties → 勾选了“Locked”，ORCAD认为该元件不可变更，不纳入ECO。
  解决：Ctrl+S保存 → 重设Compare Mode → 取消Locked → 再试。

5.6 ECO能否同步ORCAD中的仿真设置（如PSpice模型）？

不能。ECO只同步设计数据（元件、网络、属性），不传递仿真信息。PSpice模型属于仿真域，与PCB Layout无关。若需仿真，应在ORCAD中单独导出.net文件供PSpice调用，与ECO流程分离。

5.7 如何批量同步多个PCB文件（如主板+子板）？

ECO是单文件操作。批量方案：

• 为每个PCB单独生成.eco（ORCAD中按不同Design Entry生成）；
• 在PADS中依次Load；
• 或编写VBScript脚本（PADS支持Automation API），循环调用ECO Load命令。
  我们团队用第二种，脚本可自动遍历指定文件夹下所有.pcb，逐一执行ECO，效率提升5倍。

5.8 ECO后发现原理图和PCB仍有差异，如何快速定位？

用PADS的“Netlist Compare”工具：

• File → Import → Netlist → 选ORCAD新导出的.asc；
• Tools → Netlist Compare → 选择当前PCB和新网表；
• Report会精确列出所有差异（如“Net VCC missing in PCB”、“Component C10 value mismatch”）。
  这是终极定位手段，比人工比对快100倍。

5.9 是否可以用Git管理ECO文件？如何避免冲突？

可以，且强烈推荐。ECO是文本