企业官网建设流程全解析

参考Makefile

cmp:@vcs-full64-sverilog+v2k $(cmp_opt)-debug_access+all-kdb $(dut_files)$(tb_files)-timescale=1ns/1ns-l compile.log run:cmp @./simv+fsdb+force-l sim_`date+%Y%m%d%H%M%S`.log $(rum_opt)-ucli-i ucli.cmd wave:@verdi-ssf wave.fsdb&

加之前效果：

加之后效果：