企业官网建设流程全解析

不少 PCB 设计完成，EDA 软件 DRC 全部通过，仿真也没有报错，送去打样却出现良率问题：线路开路、相邻线路微短路、阻焊桥脱落、SMT 焊接出现锡珠桥连。很多问题根源来自线宽线距没有做 DFM 面向制造的设计考量。电气上理论可行的参数，放到实际生产加工环节，会受到蚀刻、阻焊、贴片焊接工艺的约束。

​一、蚀刻工艺对线宽线距的约束

PCB 图形转移蚀刻环节，化学药液不仅垂直腐蚀铜箔，还会横向侧蚀。理论设计线宽，经过蚀刻之后实际成品线宽会出现偏差。工厂会做蚀刻补偿，但补偿能力存在上限。当线宽线距逼近设备最小极限，侧蚀波动影响会被放大，部分线路变细甚至断开，相邻线路发生短路风险上升。

设计建议：不要直接使用厂家极限参数，保留安全余量。常规普通板工艺标称最小 6/6mil，实际设计尽量不要全部网络都压到 6mil。对于高密度信号区域不得已使用极限参数，电源大电流网络必须放宽。内层铜箔蚀刻均匀性弱于外层，内层最小线宽线距建议比外层适当放宽。加厚铜板材（2oz 及以上）侧蚀更明显，不适合做很细的走线，选型加厚铜就要接受更大的最小线宽。

二、阻焊层与线距之间的相互影响

两条走线间距过小，中间阻焊油墨会形成很窄阻焊桥。阻焊桥宽度不足，在曝光显影、高温回流焊过程中，阻焊容易脱落、起翘。一旦阻焊桥丢失，两条相邻铜箔之间失去绝缘保护，潮湿环境下漏电风险提升，SMT 过炉也容易发生锡渣搭桥短路。

行业普遍要求阻焊桥最小宽度，常规工艺不低于 3‑4mil。也就是说两条铜箔之间间距，除去两边阻焊收缩，要保证中间阻焊桥达标。部分设计版图走线间距刚好卡 6mil，扣除阻焊偏移，实际阻焊桥不足，生产良率下降。高电压区域，更不能依靠窄阻焊桥实现绝缘，安规安全距离以铜箔之间间隙为准，阻焊层不能计入爬电距离。

三、SMT 贴片焊接带来的线距要求

PCB 过回流焊高温时，焊锡具备流动性。焊盘附近走线距离焊盘过近，熔融焊锡容易流到相邻走线上，造成锡珠、桥接短路。焊盘和旁边信号线之间的间距，不能等同于普通走线‑走线间距，需要适当放大。

BGA 芯片下方区域走线密度高，BGA 逃逸走线线宽线距经常做到工艺下限。BGA 区域除了线宽线距，还要考虑焊盘环宽、过孔盘间距。BGA 内部如果走线过细过密，不仅制版良率低，焊接之后助焊剂残留容易卡在狭小缝隙，长期可靠性下降。BGA 扇出设计时，要平衡布线密度与工艺能力，不要无限压缩空间。

四、不同网络分组，建立完整 DRC 规则集

很多工程师 EDA 软件只设置一套全局线宽线距，所有网络共用。正确做法是按照网络类别建立多组电气规则：电源大电流网络、普通低速信号、高速阻抗受控信号、高压安规网络，分别配置最小线宽、最小间隙。全局规则只设置最低工艺底线，特殊网络使用分组规则覆盖全局。

检查的时候不能只跑默认 DRC，重点检查：电源走线有没有被局部缩窄、高压网络和低压网络之间间隙是否满足、BGA 下方走线有没有压到工艺极限、内层走线参数是否和外层混同。DRC 检查只能发现几何重叠，安规耐压、载流温升，DRC 无法识别，需要工程师人工复核关键网络。

五、打样前 DFM 自查清单

核对板材铜厚，确认最小线宽线距是否匹配该铜厚工艺；加厚铜不使用细线。 2. 区分内层、外层走线，内层参数适当放宽，不直接复制外层规则。 3. 核查高压网络，铜到铜间隙按安规标准，不把阻焊算作绝缘距离。 4.BGA、QFN 芯片下方逃逸走线，评估阻焊桥宽度，避免阻焊脱落风险。 5. 大电流网络，检查是否存在局部走线瓶颈，焊盘过渡位置是否出现缩颈。 6. 差分、高速受控阻抗网络，确认叠层对应的线宽，防止内外层阻抗混淆。

线宽线距 DFM 不是可有可无的附加步骤，是连接原理图理论和批量生产的桥梁。很多隐性失效问题，都可以在设计阶段通过 DFM 检查提前规避，减少多次改版成本。