企业官网建设流程全解析

Digital：从逻辑门到处理器，三步跑通的免费数字电路仿真器

【免费下载链接】DigitalA digital logic designer and circuit simulator.项目地址: https://gitcode.com/gh_mirrors/di/Digital

Digital 是一款面向教学设计的免费数字逻辑设计器与数字电路仿真器：你在画布上连出电路，它立刻按逐门延迟仿真，把每个信号的 0/1 状态和波形直接显示出来，适合学生、自学者和想快速验证电路想法的技术用户。

为什么学数字电路需要它

先说结论：Digital 最大的价值，是把"纸上推演"变成"即时验证"。

学数字电路时最常见的困境是：真值表、门电路、触发器都写在纸上，但你永远看不到电路动起来的样子——某个节点在时钟沿之后到底变不变、信号间有没有竞争冒险，全靠脑补。Digital 的仿真模式是逐门延迟计算的：时钟一触发，所有信号的 0/1 状态会沿着连线一级一级传播，画面上线路颜色、LED、测量图表里的波形同步变化。你连错的线、搭反的触发器，几秒钟内就能"看见"，而不是等到考试或下板才发现问题。对初学者来说，这种即时反馈就是它和课本最大的区别。

安装到看见第一条波形

结论：Digital 不需要安装，解压即运行，第一条波形几分钟内就能跑出来。

下载 Digital.zip 后解压即可：Linux 下运行 shell 脚本启动；Windows 和 MacOS 直接双击 JAR 文件运行。唯一的运行依赖是 Java 运行环境（JRE 8 及以上）。如果双击没有反应，也可以在解压目录的命令行里执行java -jar Digital.jar。

启动后界面是一块点阵画布，顶部的 Components 菜单就是全部零件：Logic 是各类门，IO 是输入输出端子，Wires 是连线工具，还有 Flip-Flops、Memory、Arithmetic 等分组。把两个输入端子和一个或门（Or）拖出来，用 Wires 里的连线上鼠标把引脚接好，再放一个 Output 到输出端，点一下工具栏的运行按钮，点击输入端子切换状态，Output 上的红点就会实时翻转。给信号再挂一个测量探针（Probe），测量图表里就出现了你的第一条数字波形。到这一步，工具链已经完整跑通：设计、连线、仿真、观察，全在一个窗口里。

从逻辑门到处理器

数字电路课程的知识脉络，正好对应 Digital 里的三个阶段。

组合逻辑：真值表与卡诺图互推。组合逻辑电路是指输出只由当前输入决定、没有记忆的电路。Digital 的 Analysis 菜单支持双向转换：给一张真值表，它帮你用卡诺图（K-Map）化简出最简布尔表达式，再生成对应的与门、或门、非门电路；反过来，画好的电路也能反推出真值表和表达式。左边电路、右边表格、上方卡诺图同屏联动，做化简练习时可以随时对照验证。

时序电路与状态机。加入触发器后电路就有了记忆，时序设计最难的是状态划分。Digital 内置一个有限状态机编辑器（FSM，即状态机），你可以先在纸上思维：画出状态圈和转移条件，它帮你生成状态转移表，再直接综合出由 JK 触发器和组合门构成的实现电路。仓库自带的交通灯例子就是这个流程的完整示范：右侧 FSM 窗口画红、黄、绿、灭四个状态，左侧电路里三个 JK 触发器负责记住当前状态，组合门算出下一拍该亮哪盏灯。

系统级设计：一个能跑 MIPS 指令的处理器。示例库里的 Processor.dig 是一个单周期 CPU：程序计数器（PC）、寄存器堆、ALU（算术逻辑单元，负责加减与逻辑运算）、ROM、RAM、控制单元和时钟，全部用前面两种阶段的零件搭起来，仿真时钟可跑到 120 kHz。初学者可以把整张图打开，逐个点开组件看内部，从门电路一路追踪到指令执行，这是理解"指令到底怎么变成电信号"最直观的方式。

测试验证、导出与上板

仿真能看对不对，但"证明它对"要靠测试。Digital 允许你为电路写测试用例：给定输入序列，断言某个节点在某个时刻必须是什么值，然后一键执行。项目自身的代码测试覆盖率约 80%，仓库里几乎每个示例电路都附带了测试用例，你可以照着格式给自己的电路写断言。

设计完成后它也不困在仿真里：电路可以导出为 VHDL 或 Verilog 硬件描述代码，直接对接真实 FPGA 开发板，官方支持 BASYS3 和 TinyFPGA BX 两块入门板卡，示例库里就有能跑在 BASYS3 上的处理器版本。另外，组件库里收录了常用的 74xx 系列集成电路（计数器、触发器、多路复用器、寄存器等），做课程实验时可以直接调用带真实引脚编号的芯片，而不必每次用门电路重新搭。

它适合谁、不适合谁

适合的人群很明确：数字电路/计算机组成原理的学生，需要画图和波形来理解原理的人，以及想用低成本 FPGA 验证中小规模电路的设计者。它免费、无安装负担、逐门延迟仿真足够真实，教学场景里几乎没有替代品。

但边界也要说清楚：Digital 面向教学与中小规模电路，不是工业级 EDA 工具。没有布局布线、时序收敛分析和大团队协同流程，大规模 SoC 或需要量产验证的项目还是要交给专业 EDA 软件。把 Digital 当作学习阶段的起点和原型验证工具，定位就对了。

源码结构与延伸资源

Digital 是纯 Java 实现，主源码在 src/main/java/de/neemann/digital/ 下，按职责分模块：analyse/是组合与时序电路的分析综合（真值表、卡诺图），builder/负责生成 PLD 的 JEDEC 文件，hdl/是 VHDL/Verilog 的导出与解析，draw/是画布与图形系统，gui/是主界面，core/存放各元器件的仿真实现。想看某个门是怎么仿真的，去core/basic/翻对应类即可。

官方文档随发布包提供，含英、德、西、中等多种语言的 "First Steps" 章节、74xx 芯片清单和快捷键表；仓库src/main/下的dig/、asm/、fsm/目录收录了全部示例电路、汇编程序和状态机文件，每一个都是可打开、可修改、可仿真的学习材料。

一个能免费用、五分钟跑通、从单个逻辑门一路搭到处理器的数字电路仿真器，就是 Digital 的全部卖点——对学习者而言，够用且好用。

【免费下载链接】DigitalA digital logic designer and circuit simulator.项目地址: https://gitcode.com/gh_mirrors/di/Digital