企业官网建设流程全解析

简介：这份资源是 MediaTek MT7620A 搭配 MT7612E 的路由器 AP 硬件原理图，面向从事无线路由器、AP 设备硬件设计、调试与逆向分析的工程师及电子爱好者，可用于理解双频 AP 方案的模块划分与信号走向。压缩包内共 1 个 PDF 文件，约 347KB，为单页原理图，按 CPU、存储器、WLAN、以太网、电源、LED 等分区绘制，便于对照查阅。目前已有 422 人学习。图中完整呈现 MT7620A 主控的地址线、数据线、时钟与复位信号，DDR2 存储器接口的片选、读写使能及数据选通，SPI Flash 的 CS、CLK、MOSI/MISO 连接，UART 串行收发，以及 PCIe、射频前端与 WLAN_LED、LINK 指示灯等网络状态指示电路。读者可据此梳理引脚定义与电源域关系，为原理图评审、故障定位和二次开发提供直接参考。

1. 从一张 16 页的 AP 原理图说起：这套方案到底解决什么问题

做路由器 AP 硬件设计，最怕的不是画不出图，而是画出来的图跑不起来。MT7620A 配 MT7612E 这套组合，在 2.4G/5G 双频 AP 里属于被大量验证过的成熟路线，但成熟不等于随便抄就能成——DDR2 走线差一点、RF 前端匹配偏一点、SPI Flash 上电时序错一点，板子就是起不来。这份 16 页的原理图方案，把 CPU、DDR2 存储、RF 前端、以太网 PHY、USB、SD 卡、LED 指示、电源这些模块的引脚定义和连接关系全部摊开，适合正在做路由器 AP 课程设计、毕设，或者要出一版可交付硬件方案的人直接对照。它解决的核心问题只有一个：让你在动手画 PCB 之前，先把「每个信号该连到哪、为什么这么连」搞清楚，而不是靠玄学调板。

2. 总体架构设计：一颗主控加一颗射频的模块划分

2.1 为什么是 MT7620A + MT7612E 这个组合

MT7620A 本身集成了 2.4G 射频和以太网 PHY，理论上单芯片就能做 2.4G AP。但要做双频，就得再加一颗 5G 射频芯片，MT7612E 就是干这个的。两颗芯片之间通过 PCIe 接口通信，MT7620A 做 PCIe Root Complex，MT7612E 做 Endpoint，这样 5G 的数据通路就走 PCIe 而不是 USB，吞吐和延迟都更可控。

这个选型的实际好处是：主控把 2.4G、以太网、USB、SD 都包了，外围只需要补 DDR2、SPI Flash、5G 射频前端和供电，BOM 不会失控。代价是 MT7612E 需要独立的 3.3V 和 1.2V 供电，以及一组 PCIe 差分对要走等长，PCB 层数至少四层起步。原理图文件名里那个「4L」就是四层板的意思，这不是随便标的，是这套方案对叠层的最低要求。

从原理图的页签划分能看出设计者的思路：1-CPU、2-MEMORY、3-WLAN、4-USB、5-POWER、6-LED、12-RF Front End、13-DDR2 I/F、14-USB、15-Ethernet。这种按功能块分页的方式，好处是改版时定位问题快——DDR 跑不稳就翻第 13 页，RF 功率不够就翻第 12 页，不用在几千个网络标号里捞针。

2.2 模块职责与信号流向

把 16 页压成一张逻辑图，信号流向大致是这样：

• CPU 域：MT7620A 引出 DDR2 接口（MADDR[0:13]、MDATA[0:15]、DDR_DQS/DQM）、SPI 接口（SPI_CLK/MOSI/MISO/CS0）、UART（UART_TX/RX）、PCIe（TX/RX 差分对）、以太网差分对（TXOP/TXOM/RXIP/RXIM 各 5 组）、USB 差分对、SD 卡接口、I2S、I2C、GPIO。
• 存储域：DDR2 颗粒挂在 MT7620A 的 DDR 控制器上，地址线 14 根、数据线 16 位，配 DDR_DQS[0:1] 和 DDR_DQM[0:1] 做字节对齐；SPI Flash 挂 SPI_CS0，存 bootloader 和固件。
• 射频域：MT7620A 的 2.4G 射频输出 RFOUT_G0/G1 经外部 PA 和 LC 匹配网络到天线；MT7612E 通过 PCIe 拿数据，5G 射频输出经自己的前端到天线。原理图里 ANT_TRN、ANT_TRNB 是天线切换控制，LNA_PE_G0、PA_PE_G0 是低噪放和功放的使能。
• 外设域：以太网 5 组差分对直接出变压器；USB 一组差分对加 ESD；SD 卡走 SD_D[0:3]、SD_CMD、SD_CLK；LED 用 LINK0~LINK4 加 WLAN_LED、LED_7612_5G 做状态指示。

这里有个容易被忽略的点：MT7620A 的以太网是 5 口交换，原理图里 TXOP0~TXOP4 五组差分对全部引出，意味着这套方案默认做 5 口有线（1 WAN + 4 LAN 或 5 LAN 可配）。如果你的课设只需要 1 WAN + 1 LAN，可以只接其中两组，但变压器和 RJ45 的选型要跟着改，不能照抄五口的 BOM。

2.3 电源域划分

原理图第 5 页 POWER 和第 12 页 RF 前端里反复出现几个电压：3.3VD、SOC_1.5VD、SOC_1.2VD、1.8VD、5V_USB。这几个不是随便标的：

提示：原理图第 13 页明确写了「1.8V for DDR2 / 2.5V for DDR1」，这套方案用的是 DDR2，所以 DDR_IO 相关引脚接 1.8V。如果误按 DDR1 接 2.5V，颗粒可能当场报废，这是血泪经验里最常见的一条。

3. 关键接口设计：DDR2、SPI Flash 与射频前端怎么连

3.1 DDR2 接口：22 欧姆串阻不是摆设

第 13 页 DDR2 I/F 里最显眼的是密密麻麻的 22 ohm 电阻，R64~R106 几乎每根数据线、地址线、控制线都串了一个。很多人画板时觉得这些电阻占地方想省掉，结果 DDR 跑高频就翻车。

MT7620A DDR 控制器 DDR2 颗粒 MADDR[0:13] ----[22R]----> MA[0:13] MDATA[0:15] ----[22R]----> MD[0:15] DDR_MDQS[0:1] ----[22R]----> MDQS[0:1] DDR_MDQM[0:1] ----[22R]----> MDQM[0:1] CLK_P/CLK_N ----[22R]----> MCK_P/MCK_N DDR_CSN/RASN/CASN/WEN ----[22R]----> MCS_N/MRAS_N/MCAS_N/MWE_N

这些 22 欧姆的作用是源端匹配，抑制信号反射。DDR2 的 fly-by 拓扑下，地址和控制线是一驱多，没有串阻的话，过冲和振铃会让建立/保持时间余量被吃掉。原理图里连 DDR_MCKE、DDR_ODT 这种控制线都串了，说明设计者是按最保守的匹配来的。

参数上要注意两点：一是串阻要放在靠近 MT7620A 驱动端的位置，不是靠近颗粒端；二是 DDR_DQS 差分对的两根线要严格等长，原理图里 MDQS0/MDQS1 各带正负，PCB 阶段等长误差一般控制在 5 mil 以内。原理图只给连接关系，等长和阻抗是 PCB 阶段的事，但原理图阶段就要把网络名标清楚，不然后面约束没法加。

另外第 13 页有个细节：DDR_IO_VREF 单独引出，配了 1K 1% 分压电阻（R812、R813）。VREF 是 DDR2 的参考电压，必须是 VDDQ/2，用两个 1K 1% 从 1.8V 分压得到 0.9V，精度靠电阻匹配保证。这个点如果省掉或者用普通 5% 电阻，DDR 读写误码率会明显上升。

3.2 SPI Flash：CS0 与 WP/HOLD 的上拉

SPI Flash 部分相对简单，SPI_CLK、SPI_MOSI、SPI_MISO、SPI_CS0 四根线直连，但原理图里 SPI_WP 和 SPI_HOLD 各带了一个上拉（R52、R53 标 4.7K/NI，NI 表示不贴）。这两个信号在 Flash 正常读写时必须为高，否则芯片进入写保护或暂停状态。

SPI_CS0 ----[10K 上拉]---- 3.3VD (R37 110K 实际是 CS 上拉，防误选) SPI_CLK ---- 直连 SPI_MOSI ---- 直连 SPI_MISO ---- 直连 SPI_WP ----[4.7K 上拉]---- 3.3VD (NI，默认不贴，靠内部或外部统一处理) SPI_HOLD ----[4.7K 上拉]---- 3.3VD (NI)

这里 R37 标 110K 接在 SPI_CS0 上，作用是上电瞬间 CS 保持高电平，防止 Flash 被误触发。有些方案用 10K，有些用 100K，差别不大，关键是必须有。如果 CS 上电时浮空，Flash 可能进入未知状态，表现为「上电不启动、复位偶尔能起」，这种玄学故障查起来非常费时间。

3.3 射频前端：LC 匹配和 PA 使能

第 12 页 RF Front End 是整套原理图里最「模拟」的部分。2.4G 通路从 MT7620A 的 RFOUT_G0/G1 出来，经过一组 LC 网络（L5 3.9nH、C92 3.9pF、C93 0.1uF 等）到 PA，再经 ANT_TRN 切换开关到天线。5G 通路从 MT7612E 的 RF0_2G_RX_1、RF1_2G_RX_1 出来，走自己的匹配。

几个关键控制信号：

• PA_PE_G0 / PA_PE_G1：功放使能，高电平开 PA。这两个信号来自 MT7620A 的 GPIO 或 RF 控制逻辑，时序上必须在射频输出稳定后再拉高，否则会有开关瞬态。
• LNA_PE_G0：低噪放使能，接收时拉高。
• ANT_TRN / ANT_TRNB：天线切换，差分控制，用于 2.4G/5G 或收发切换。
• APCK_RFCKO_P/N：射频参考时钟差分对，从 MT7620A 送到 MT7612E，频率通常是 40MHz，走线要按差分对处理。

匹配网络的参数（3.9nH、2.7nH、1.8pF 这些）不是拍脑袋来的，是芯片厂商给的参考值，照抄即可，但 PCB 上电感电容的封装和位置会影响实际效果。我一般会建议在匹配网络预留 pi 型位置，方便调试时换值。

注意：原理图里大量元件标了「/NI」（Not Installed），比如 C99、C106、R8、R93。这些是预留位，调试阶段根据实测再决定贴不贴。画板时不能因为 NI 就把焊盘省掉，否则后面想调都没地方焊。

4. 外设与指示设计：以太网、USB、SD 与 LED 的落地细节

4.1 以太网 5 口差分对与变压器

第 15 页 Ethernet 把 TXOP0~TXOP4、TXOM0~TXOM4、RXIP0~RXIP4、RXIM0~RXIM4 共 20 根线全部引出，对应 5 组千兆/百兆差分对。MT7620A 内置 EPHY，外部只需要接网络变压器和 RJ45。

原理图里每组差分对旁边都标了「Close to MT7620」，意思是变压器要尽量靠近芯片放置，差分走线短而直。这是以太网设计的铁律：芯片到变压器的距离越短，共模干扰和辐射越小。如果课设板子空间紧张，至少保证这 5 组差分对不打孔、不跨分割。

变压器选型上，5 口方案通常用集成变压器的 RJ45（带 Magjack），或者分立变压器加普通 RJ45。集成方案省空间但贵，分立方案便宜但占板面积。原理图没指定具体型号，只给了网络连接，这部分留给 BOM 阶段决定。

4.2 USB 与 SD 卡

USB 部分（第 14 页）只有一组差分对 UPHY0_PADP/UPHY0_PADM，外加 UPHY0_VRES 的 12K 1% 精密电阻到地。这个 12K 电阻是 USB PHY 的参考电阻，精度直接影响 USB 眼图，必须用 1% 的，不能随便拿个 10K 凑合。

SD 卡部分（第 4 页 Peripheral）走 SD_D[0:3]、SD_CMD、SD_CLK、SD_CD（卡检测）、SD_WP（写保护）。SD_CLK 上串了 22 欧姆（R382、R383），和 DDR 的思路一样，抑制时钟反射。SD_CD 和 SD_WP 各带 10K 上拉，保证未插卡时状态确定。

SD_CLK ----[22R]----> SD_CLK SD_CMD ----[10K 上拉]----> SD_CMD SD_D0~D3 ----[10K 上拉]----> SD_D[0:3] SD_CD ----[10K 上拉]----> SD_CD

上拉的作用是让信号在空闲时保持高电平，SD 规范要求 CMD 和 DATA 线在无驱动时为高。如果省掉上拉，插卡识别可能时好时坏，这种问题在实验室常温下不一定复现，一到高低温或者换张卡就暴露。

4.3 LED 指示与按键

第 6 页 LED 和第 15 页 Ethernet 里，LINK0~LINK4 五路直接驱动网口指示灯，WLAN_LED 驱动无线状态灯，LED_7612_5G 单独指示 5G 状态。MT7620A 的 LED 引脚通常可以配置成 GPIO 模式或硬件闪烁模式，原理图里直接连 LED 加限流电阻，限流电阻值按 LED 正向压降和驱动电流算，一般 330R~1K。

按键部分有 WPS_PBC 和 RST_PBC，各带 10K 上拉和 0.1uF 去抖电容。WPS 按键短按触发 WPS，长按恢复出厂；RST 按键长按复位。这两个按键的 GPIO 定义在固件里配，原理图阶段只要保证上拉和去抖到位即可。

提示：LED 和按键的 GPIO 分配在 MT7620A 上是有复用的，画原理图前先对照芯片 datasheet 的 pinmux 表，确认选的 GPIO 没被 SPI、UART 或 PCIe 占用。我见过把 WPS 按键接到 SPI_MOSI 复用脚上的，结果一按按键 Flash 就通信异常，查了两天才定位到。

5. 避坑与排查：这套原理图最容易翻车的五个点

5.1 DDR2 电压接错，上电就挂

现象：板子焊接完上电，电流异常大，DDR 颗粒发烫，或者完全无反应。

原因：原理图第 13 页标注「1.8V for DDR2 / 2.5V for DDR1」，但 DDR_IO_V18 和 SOC_1.5VD 两个网络名容易看混。有人把 DDR2 颗粒的 VDD 接到 2.5V，或者把 SOC_1.5VD 当成 DDR 供电。

解决：画板前把电源域表格打印出来贴在显示器边上，DDR2 颗粒的 VDD/VDDQ 统一接 1.8V，VREF 用 1.8V 分压到 0.9V。上电前先用万用表量各路电压，确认无误再插 DDR 颗粒。

5.2 SPI Flash 上电不启动，复位偶尔能起

现象：冷启动不亮灯，按复位键有时能启动，串口无输出或输出乱码。

原因：SPI_CS0 上电瞬间浮空，Flash 被误触发进入未知状态；或者 SPI_WP/SPI_HOLD 没上拉，Flash 处于写保护。

解决：SPI_CS0 加 10K~110K 上拉到 3.3V，SPI_WP 和 SPI_HOLD 各加 4.7K 上拉（即使标 NI 也要留焊盘）。上电时序上，确保 3.3V 稳定后 CS 才被拉低。

5.3 射频功率不够或 EVM 超标

现象：2.4G 或 5G 发射功率比预期低 3~5dB，或者 EVM（误差矢量幅度）超标，吞吐上不去。

原因：LC 匹配网络的值照抄了参考设计，但 PCB 上电感电容的寄生参数不同；或者 PA_PE 使能时序不对，PA 还没完全开启射频就出来了。

解决：匹配网络预留 pi 型焊盘，用网分实测 S11 调匹配；PA_PE 的拉高时序在固件里加延时，确保射频稳定后再开 PA。EVM 超标先查电源纹波，PA 供电的 3.3V 如果纹波大，EVM 一定好不了。

5.4 以太网丢包或协商不到千兆

现象：网口插上后灯亮但 ping 丢包，或者只能协商到百兆。

原因：差分对走线不等长、没做 100 欧姆差分阻抗，或者变压器离芯片太远。

解决：5 组差分对严格等长，误差控制在 5 mil 内，差分阻抗 100 欧姆±10%。变压器靠近芯片放置，差分对不打孔、不跨分割。如果已经画完板，先换根网线、换个对端设备排除外部因素，再查 PCB。

5.5 PCIe 识别不到 MT7612E

现象：2.4G 正常，5G 完全不工作，系统日志里看不到 PCIe 设备。

原因：PCIe 差分对 TX/RX 接反，或者 PCIe_RST# 时序不对，或者 APCK_RFCKO_P/N 参考时钟没送到 MT7612E。

解决：PCIe 的 TX 接 RX、RX 接 TX 是常识，但原理图网络名容易看错，对照 MT7612E 的 pin definition 逐根核对。PCIe_RST# 要在电源和时钟稳定后至少保持 100ms 再释放。参考时钟差分对要走 100 欧姆，且不能有太大衰减。

6. 验收与答辩：怎么证明这套原理图是能落地的

验收这套方案，不能只看「图画完了」，要按可测试的点逐项过。我一般会分三层验收：原理图自查、上电 bring-up、功能实测。

第一层是原理图自查，用检查表过一遍。电源域是否每路都有去耦（0.1uF 加 4.7uF 组合）、DDR 串阻是否齐全、SPI 上拉是否到位、PCIe 差分对极性是否正确、RF 匹配网络是否预留调试位、所有 NI 元件是否留了焊盘。这一层不需要板子，纯看图就能筛掉 80% 的低级错误。

第二层是上电 bring-up，按顺序量电压、看电流、读串口。先不插 DDR 和 Flash，量各路电源；再插 Flash 看能否启动到 bootloader；最后插 DDR 跑内存测试。串口波特率通常是 115200，如果乱码先查晶振（原理图里 U11 是 20MHz 晶振）和 UART 电平。

第三层是功能实测，用表格记录：

答辩时最容易被问的三个问题：为什么 DDR 要串 22 欧姆、SPI Flash 的 WP/HOLD 为什么上拉、PCIe 差分对为什么不能接反。这三个问题对应的是信号完整性、上电时序和高速接口的基本功，答得出来说明图是真看懂了，不是抄的。

我自己的习惯是，每次交板前强制走一遍「电源域表格 + 上电顺序 + 关键信号极性」三查，哪怕时间再紧也不省这一步。有次赶进度跳过 DDR 电压核对，结果一批板子焊完才发现 DDR_IO 接错，返工成本比画图时间还长。从那以后我每次出原理图都先把电源域单独拉一张表，逐路打勾才往下走。希望这套拆解能帮到你，少走几个我踩过的坑。

本文还有配套的精品资源，点击获取