企业官网建设流程全解析

1. 项目概述：PLFM_RADAR 是什么，它解决的是哪类真实工程问题？

PLFM_RADAR 这个名称乍看像一串缩写组合，但拆开来看，它直指一个非常典型的嵌入式雷达信号处理系统架构：Phase-LockedFrequencyModulation（锁相频率调制）+RADAR（雷达）。它不是某个商业雷达产品的型号，而是一套面向教学、原型验证与小型化雷达终端开发的完整技术方案代号。核心关键词 PLFM、RADAR、phased array、FPGA、STM32 已经清晰勾勒出它的技术轮廓——它是一个以 FPGA 为实时信号处理中枢、以 STM32 为系统控制与人机交互枢纽、采用 PLFM 波形实现距离与速度联合测量、并具备相控阵天线扩展能力的毫米波/超声波级雷达前端系统。

我第一次在实验室看到这个命名时，就意识到它背后藏着三个层次的现实需求：第一层是教学需求，高校电子工程、测控技术专业需要一套能讲清楚“调制—发射—回波—解调—测距”全链路的实物平台，而不是只停留在 MATLAB 仿真里；第二层是产品预研需求，中小团队做智能泊车辅助、工业液位监测、AGV 避障模块时，需要快速验证波形设计是否合理、ADC 采样是否够用、FFT 运算资源是否吃紧；第三层是硬件协同开发需求，很多工程师卡在“FPGA 能算但不会通信，STM32 能控但算不动”的死结上，PLFM_RADAR 正好提供了一套经过实测的双芯协同范式。它不追求军用级精度，但把每一个环节的接口定义、时序约束、资源分配都摊开给你看——比如为什么 PLFM 的调制斜率必须控制在 15 MHz/ms 以内？为什么 FPGA 和 STM32 之间非得用双口 RAM + 中断握手，而不是直接 UART 传原始数据？这些细节，才是工程师真正要抄的作业。

这个项目特别适合两类人深入研究：一类是正在准备毕业设计的本科生或研究生，尤其是选题涉及“基于 FPGA 的雷达信号处理”“STM32 与 FPGA 协同系统设计”这类方向的同学；另一类是刚转岗到雷达/传感硬件岗位的工程师，需要在两周内搞懂从 chirp 波形生成到距离谱输出的全流程。它不依赖昂贵的商用雷达套件，核心物料成本可压到 800 元以内（FPGA 开发板 + STM32H743 最小系统 + 4 通道 ADC + 简易微带天线），所有代码开源，文档里连 PCB 布线时 RF 走线如何避开数字地平面这种细节都写了。你不需要成为射频专家，只要会看 datasheet、能写 Verilog 状态机、熟悉 STM32 HAL 库，就能把它跑起来，并且真正理解每一行代码在物理世界里对应着什么动作。

2. 整体架构设计与技术选型逻辑：为什么是 PLFM 而不是 FMCW？为什么必须用 FPGA+STM32 双芯？

2.1 PLFM 波形选择：在资源、精度与实现复杂度之间找平衡点

很多人看到 RADAR 就默认是 FMCW（调频连续波），但 PLFM_RADAR 选用 PLFM（锁相频率调制）是有明确工程取舍的。FMCW 要求本振源具有极高的线性度（<0.1% 非线性误差），否则距离维会出现严重旁瓣，这对低成本 VCO 或 DDS 芯片是巨大挑战。而 PLFM 的本质是“分段线性调制”：它把整个扫频周期切成 N 段，每段内频率严格锁定在一个固定值上，通过高速切换 N 个离散频率点来逼近线性扫频。举个具体例子：目标是 77 GHz 频段、带宽 1 GHz 的扫频，FMCW 要求 VCO 在 10 μs 内完成 1 GHz 线性跳变；而 PLFM 可以切成 128 段，每段驻留 78 ns，只需在 78 ns 内完成约 7.8 MHz 的频率跳变——这对 ADI 的 ADF4351 锁相环芯片来说，是完全在规格书余量内的操作。

提示：PLFM 的距离分辨率公式与 FMCW 相同，ΔR = c/(2B)，其中 B 是总带宽。但其速度测量依赖于相邻 chirp 间的相位差，因此对相位噪声更敏感。我们在实测中发现，当 PLFM 的频率步进间隔 Δf 小于 10 MHz 时，ADF4351 的相位噪声会显著抬高距离谱底噪，所以最终选定 Δf = 12.5 MHz（对应 128 段时总带宽 1.6 GHz），这个值在分辨率（约 9.4 cm）和相位稳定性之间取得了最佳折中。

PLFM 的另一个优势是硬件实现简单。FMCW 需要高精度斜坡发生器 + 高线性度 VCO + 复杂的 IQ 解调电路；而 PLFM 只需一个高性能 PLL 芯片（如 ADF4351）+ 一个高速 GPIO 切换控制字，再加一级功率放大即可。我们用 STM32H743 的 32 位定时器输出 PWM 作为 ADF4351 的 REF_IN，用 FPGA 的 LVDS 输出驱动其 SPI 接口，整个发射链路的 BOM 成本比同等性能的 FMCW 方案低 35%，PCB 面积减少 40%。

2.2 FPGA+STM32 双芯架构：分工不是权宜之计，而是性能边界的必然选择

为什么不用单颗高端 MCU（如 RT1170）或单颗 SoC（如 Zynq-7000）？这是 PLFM_RADAR 架构设计中最关键的决策点。我们做过三轮对比测试：第一轮用 STM32H743 直接做 128 点 FFT（ADC 采样率 20 MSPS），结果 FFT 计算耗时 18.3 ms，远超单次 chirp 周期（10 ms），系统根本无法实时运行；第二轮用 Xilinx Artix-7 FPGA 实现纯硬件 FFT，计算延迟压到 2.1 μs，但缺乏便捷的 USB-CDC 接口、OLED 显示驱动和按键扫描逻辑，调试极其痛苦；第三轮才确定双芯方案——FPGA 专注“硬实时”，STM32 专注“软交互”。

具体分工如下：

• FPGA（Xilinx XC7A35T-2CSG324C）：承担全部物理层任务。包括：1）生成 PLFM 控制时序（精确到 1 ns 级别）；2）驱动高速 ADC（AD9208，2.0 GSPS 采样，实际使用 125 MSPS）；3）实时数字下变频（DDC），将中频信号搬移到基带；4）1024 点流水线 FFT（使用 Xilinx FFT IP 核，资源占用 28% LUT，吞吐率 150 MS/s）；5）CFAR（恒虚警）目标检测，输出距离-速度矩阵（Range-Doppler Map）。
• STM32H743VI：承担全部应用层任务。包括：1）配置 FPGA 寄存器（通过 32 位并行总线 + 4 根控制线）；2）读取 FPGA 输出的目标列表（最多 16 个目标，含距离、速度、信噪比）；3）USB-CDC 上传数据到 PC 上位机；4）驱动 1.3 英寸 OLED 屏幕显示点云图；5）处理用户按键输入（启动/停止/参数调节）。

这个分工的底层逻辑是：FPGA 的并行性决定了它天生适合处理高速、确定性、低延迟的信号流；而 STM32 的 Cortex-M7 内核 + FPU + 丰富外设，决定了它在协议栈、人机交互、文件系统等非确定性任务上效率更高。两者通过双口 RAM（FPGA 内部 Block RAM 实现）共享数据，STM32 以 10 kHz 频率轮询标志位，FPGA 在每次 FFT 完成后置位中断引脚——这种“内存共享 + 硬件中断”的模式，比任何软件协议（如 UART、SPI）的传输效率都高一个数量级，实测有效带宽达 48 MB/s。

2.3 相控阵扩展能力：不是噱头，而是为后续多目标跟踪埋下的伏笔

标题中的 “phased array” 并非画饼。PLFM_RADAR 的硬件设计预留了 4 路独立接收通道（RX0–RX3），每路配备独立的低噪声放大器（LNA）、混频器和 ADC 前端。当前固件只启用 RX0 通道做单站测距，但 FPGA 的 RTL 代码已内置波束形成（Beamforming）模块：它支持延迟求和（Delay-and-Sum）算法，能对四路信号施加不同相位补偿，实现电子扫描。例如，若想让波束指向方位角 +15°，则需对 RX1、RX2、RX3 分别施加 12.3 ps、24.6 ps、36.9 ps 的数字延迟（按 λ/2 间距天线计算）。这部分逻辑在 FPGA 中仅消耗 12% 的 DSP48E1 资源，却为后续升级打下基础——当你需要区分两个并排停放的汽车时，单通道雷达只能告诉你“前方 5 米有物体”，而四通道相控阵可以告诉你“左前方 4.8 米有目标 A，右前方 5.2 米有目标 B”。

注意：相控阵的实际角度分辨力受限于天线孔径。我们采用 4×1 微带贴片阵列，中心频率 24 GHz，单元间距 6 mm，理论方位角分辨力约 28°。若要提升到 5°，需扩展为 16 单元阵列，此时 FPGA 的 DSP 资源将接近满载，必须启用 Block RAM 做延迟线缓存——这正是我们在项目文档第 7 章“相控阵性能扩展指南”中重点说明的内容。

3. 核心模块详解与实操要点：从 PLFM 波形生成到距离谱输出的全链路拆解

3.1 PLFM 波形生成模块：如何用 FPGA 精确控制 ADF4351 的频率跳变？

PLFM 的核心在于“锁相”与“分段”。ADF4351 是一款集成 VCO 的宽带 PLL 芯片，其输出频率由 R 分频器、N 分频器和参考时钟共同决定：f_out = (N/R) × f_ref。在 PLFM 模式下，我们需要在每个时间片 t_i 内，将 N 值设置为一个固定整数，从而锁定输出频率 f_i。FPGA 的任务就是：1）生成精确的时间片使能信号；2）在使能信号上升沿，将对应的 N 值写入 ADF4351 的寄存器。

我们采用两级状态机实现：

• 主状态机（Top FSM）：运行在 100 MHz 主时钟下，负责管理整个 chirp 周期。它包含 IDLE、PRE_CHIRP、CHIRP、POST_CHIRP 四个状态。其中 CHIRP 状态持续 10 ms，被均分为 128 段，每段 78.125 μs。
• 子状态机（PLL FSM）：运行在 100 MHz 时钟下，但通过计数器产生 78.125 μs 的精确定时。每当计数器溢出，它便进入 WRITE_N 状态，将当前段索引 i 对应的 N_i 值（查表获得）通过 SPI 总线写入 ADF4351。SPI 时钟设为 10 MHz（满足 ADF4351 的 t_SCLK ≤ 100 ns 要求），一次写入耗时 32 个周期（2.4 μs），远小于 78 μs 的时间片，确保无时序冲突。

关键参数计算过程如下：

• 设定参考时钟 f_ref = 10 MHz（由 STM32 提供，经 FPGA 内部 PLL 倍频至 100 MHz）
• 目标起始频率 f_start = 24.000 GHz，终止频率 f_stop = 25.600 GHz，总带宽 B = 1.6 GHz
• 分段数 N_seg = 128，则每段频率增量 Δf = B / N_seg = 12.5 MHz
• 第 i 段的输出频率 f_i = f_start + i × Δf
• 对应的 N_i = (f_i × R) / f_ref，取 R = 10，则 N_i = f_i × 10 / 10 MHz = f_i × 10^9 / 10^7 = f_i × 100（单位：GHz → 整数）

例如，i = 0 时，f_0 = 24.000 GHz，N_0 = 240000；i = 127 时，f_127 = 25.599999 GHz，N_127 ≈ 255999。这些 N 值预先存入 FPGA 的 ROM 中，地址线由段计数器提供，读取延迟仅为 1 个时钟周期。

实操心得：ADF4351 的 SPI 写入必须严格遵守时序。我们曾因未在 SCLK 下降沿后保持 SDIO 稳定时间（t_SU = 5 ns），导致第 3 段频率写错，整个 chirp 出现跳频。解决方案是在 SPI 控制器中增加两级寄存器缓存数据，并在 SCLK 下降沿后插入 2 个时钟周期的保持时间。这个细节在 Analog Devices 的 AN-1143 应用笔记里有明确提示，但很容易被忽略。

3.2 高速 ADC 数据采集与数字下变频（DDC）：如何在 FPGA 中实现零丢点采样？

PLFM_RADAR 使用 AD9208 作为 ADC，其最大采样率 2.0 GSPS，但我们将其配置为 125 MSPS（即每秒采集 1.25 亿个样本），原因有三：1）匹配 PLFM chirp 周期（10 ms 内需采集 1.25 M 点）；2）降低 FPGA 后续处理压力；3）避免过采样带来的时钟抖动恶化。AD9208 通过 JESD204B 接口与 FPGA 通信，这是一个高速串行协议，需要精确的链路初始化。

JESD204B 初始化流程在 FPGA 中实现如下：

1. 同步阶段（SYNC）：STM32 通过 GPIO 拉低 SYNC 引脚，AD9208 进入同步模式；FPGA 检测到 SYNC 下降沿后，启动本地多帧时钟（LMFC）计数器。
2. 初始通道对齐（ILAS）：AD9208 发送 4 个特殊多帧（Multiframe），包含设备信息、配置参数。FPGA 的 JESD204B IP 核（Xilinx PG243）自动解析 ILAS，并校准各通道的 skews。
3. 数据传输阶段：ILAS 成功后，AD9208 开始发送有效采样数据。FPGA 的 IP 核将 16 位并行数据流（来自 2 个 ADC 通道）解包为 32 位 AXI4-Stream 数据，送入 DDC 模块。

DDC 模块是整个信号链的关键，它将中频信号（IF，中心频率 100 MHz）搬移到基带（0 Hz 附近），大幅降低后续 FFT 的点数要求。我们采用 CIC + FIR 级联滤波器：

• CIC 滤波器：抽取因子 R = 8，将采样率从 125 MSPS 降至 15.625 MSPS。CIC 无乘法器，资源极省，但通带衰减大，需后续补偿。
• FIR 补偿滤波器：32 阶，系数由 MATLAB FDA Tool 设计，补偿 CIC 的 sin(x)/x 响应，保证通带纹波 < 0.1 dB。
• NCO（数控振荡器）：生成 100 MHz 的正交本振（cos/sin），与抽取后的信号相乘，完成混频。NCO 相位累加器宽度 48 位，频率控制字 FCW = (100e6 / 125e6) × 2^48 ≈ 0x800000000000，确保频率精度优于 1 Hz。

整个 DDC 流程在 FPGA 中以流水线方式实现，从 ADC 输入到基带 I/Q 数据输出，延迟稳定在 128 个时钟周期（1.28 μs），且全程无缓存溢出风险——因为我们为每个通道分配了 256 KB 的 Block RAM 作为 FIFO，足以容纳 10 ms chirp 的全部数据（1.25 M × 4 字节 = 5 MB，但 DDC 后数据率降至 15.625 MSPS × 2 × 2 字节 = 62.5 MB/s，FIFO 深度按 10% 设计）。

3.3 距离-速度二维 FFT 处理：如何用 FPGA 实现高效 Range-Doppler Map？

PLFM_RADAR 的测距与测速是解耦的：距离信息来自单次 chirp 的 FFT 幅度谱，速度信息来自多个 chirp 间同一距离单元的相位变化。因此，我们需要二维 FFT：第一维（Range FFT）对单 chirp 的 ADC 数据做 1024 点 FFT；第二维（Doppler FFT）对同一距离单元在 128 个 chirp 中的复数序列做 128 点 FFT。

FPGA 实现的关键在于内存组织与流水调度：

• 存储结构：开辟一块 1024 × 128 的复数 RAM（每个复数 32 位实部 + 32 位虚部），按 chirp 索引为行、距离索引为列存储。每次 Range FFT 完成后，将 1024 点结果写入 RAM 的第 k 行（k 为当前 chirp 编号）。
• Range FFT：调用 Xilinx FFT v9.1 IP 核，配置为 Streaming I/O、1024 点、定点 16 位输入。IP 核自动处理位反转、蝶形运算，输出延迟 1024 + log2(1024) = 1034 个周期。我们将其与 ADC 数据流对齐，确保数据无缝输入。
• Doppler FFT：当 RAM 填满 128 行后，启动 Doppler FFT。为提高效率，我们采用“行优先”读取：依次读取第 0 列（所有 chirp 的距离单元 0）、第 1 列……共 1024 次。每次读取 128 个复数，送入另一个 128 点 FFT IP 核。由于 128 点 FFT 延迟仅 128 + 7 = 135 周期，整个 Doppler FFT 阵列可在 1024 × 135 ≈ 138,240 个周期（1.38 ms）内完成。

最终输出的 Range-Doppler Map 是一个 1024 × 128 的复数矩阵。为降低 STM32 读取负担，FPGA 内部还集成了 CFAR（Cell-Averaging CFAR）检测模块：它对每个距离-速度单元，计算其周围 16×16 邻域的平均能量，若该单元能量超过邻域均值的 8 倍，则标记为有效目标。CFAR 结果以 16 位结构体形式（距离索引、速度索引、信噪比）存入双口 RAM，STM32 每 10 ms 读取一次，最多提取 16 个目标。

注意：二维 FFT 的尺度因子需仔细处理。Range FFT 输出需除以 1024，Doppler FFT 输出需除以 128，否则幅度会爆炸。我们在 FFT IP 核配置中启用了“Scale Schedule”，自动在每级蝶形后右移，避免手动缩放引入量化误差。

4. FPGA 与 STM32 协同开发全流程：从硬件连接到固件调试的避坑指南

4.1 硬件接口设计：并行总线 + 双口 RAM 的物理实现细节

FPGA 与 STM32 的通信带宽需求极高：FPGA 需向 STM32 传递 16 个目标的结构体（每个 6 字节），即 96 字节/10 ms，理论带宽仅 9.6 kB/s，看似很低。但实际开发中，我们发现必须预留至少 10 倍余量——因为 STM32 需要频繁读取 FPGA 的状态寄存器（如“FFT 完成”、“CFAR 就绪”、“错误标志”），且要写入配置寄存器（如“chirp 周期”、“增益设置”）。最终我们采用 32 位并行总线 + 4 根控制线的方案，物理层实现如下：

• 数据总线（DATA[31:0]）：FPGA 的 32 位 GPIO（Bank 14，1.8 V LVCMOS）直连 STM32H743 的 D0–D31（FSMC_D0–FSMC_D31，3.3 V）。电平不匹配！必须加双向电平转换芯片 TXB0108，否则 FPGA IO 可能被烧毁。
• 地址/命令线（ADDR[1:0]）：2 位地址线，用于选择 4 个寄存器：00=状态寄存器，01=配置寄存器，10=目标数据首地址，11=目标数据长度。
• 控制线：
  • nWE（Write Enable）：低电平写入，由 STM32 的 FSMC_NWE 引脚驱动；
  • nOE（Output Enable）：低电平读取，由 STM32 的 FSMC_NOE 引脚驱动；
  • nCS（Chip Select）：低电平片选，由 STM32 的 FSMC_NE1 引脚驱动；
  • INT（Interrupt）：FPGA 的 GPIO 输出，开漏，上拉至 3.3 V，接 STM32 的 EXTI0 引脚。

最关键的布线规则是：所有控制线必须等长，且长度差 < 5 mm，否则在 100 MHz 时钟下会出现建立/保持时间违例。我们在 PCB 设计时，将nWE、nOE、nCS三根线走蛇形线匹配长度，并在 FPGA 端添加 33 Ω 串联电阻抑制反射。实测表明，未加匹配电阻时，nWE信号过冲达 1.2 V，导致 STM32 误触发写操作；加阻后过冲 < 0.3 V，系统稳定运行。

4.2 STM32 固件开发：如何用 HAL 库高效驱动 FSMC 并行总线？

STM32H743 的 FSMC（Flexible Static Memory Controller）是驱动并行总线的核心。HAL 库提供了HAL_SRAM_Write()/Read()函数，但它们内部有大量寄存器检查和状态等待，实测单次 32 位读取耗时 1.8 μs，无法满足 10 kHz 轮询需求。我们的解决方案是绕过 HAL，直接操作 FSMC 寄存器，并用汇编优化关键路径。

关键配置步骤：

1. 时钟使能：__HAL_RCC_FMC_CLK_ENABLE();
2. GPIO 初始化：将 D0–D31、ADDR0–ADDR1、nWE、nOE、nCS 配置为 AF12（FSMC）模式，速度设为 Very High。
3. FSMC 初始化：配置FSMC_NORSRAM_TimingTypeDef结构体：
   • AddressSetupTime = 1;// 地址建立时间 1 个 HCLK 周期（2 ns）
   • DataSetupTime = 3;// 数据保持时间 3 个 HCLK 周期（6 ns）
   • BusTurnAroundDuration = 0;// 总线转向时间 0
   • CLKDivision = 0;// 不使用同步模式
   • DataLatency = 0;// 异步模式，无延迟
4. 映射基地址：#define FPGA_BASE ((uint32_t)0x60000000)，此地址由 FSMC_NORSRAM_BANK1 映射。

最高效的读取函数如下（内联汇编）：

static inline uint32_t FPGA_ReadReg(uint8_t addr) { __IO uint32_t *reg = (__IO uint32_t*)(FPGA_BASE + (addr << 2)); uint32_t data; __ASM volatile ( "ldr %0, [%1]" : "=r"(data) : "r"(reg) : "memory" ); return data; }

该函数编译后仅 3 条指令（LDR + MOV + BX），执行时间 6 个 CPU 周期（3 ns），比 HAL 函数快 600 倍。我们用它每 100 μs 读取一次状态寄存器，一旦检测到INT标志置位，立即调用FPGA_ReadTargetList()批量读取 16 个目标数据。

实操心得：STM32 的 FSMC 在读取过程中，若外部设备（FPGA）未及时驱动数据总线，会导致数据总线浮空，读取到随机值。我们在 FPGA 的 RTL 中，为所有读响应添加了“三态使能”逻辑：只有在nOE有效且地址匹配时，才将数据驱动到总线上；否则，数据引脚保持高阻。这个细节在 ST 的 AN4821 应用笔记中有强调，但很多开发者会遗漏。

4.3 FPGA 固件开发：Testbench 编写与信号完整性验证的实战技巧

FPGA 开发最大的陷阱不是功能错误，而是时序违例和跨时钟域（CDC）问题。PLFM_RADAR 涉及 5 个时钟域：100 MHz 主时钟、125 MHz ADC 采样时钟、10 MHz PLL 参考时钟、1000 MHz GTX 收发时钟（未启用）、以及 STM32 的 100 MHz FSMC 时钟。其中，ADC 数据从 125 MHz 域跨到 100 MHz 域，是 CDC 的重灾区。

我们的 Testbench 编写策略是“分层验证”：

• 单元级 Testbench：针对每个 IP 核（如 PLL FSM、CIC 滤波器、FFT）单独编写，用 ModelSim 仿真。例如，验证 CIC 滤波器时，输入一个 100 MHz 正弦波，观察输出是否被正确抽取并衰减。
• 模块级 Testbench：将 ADC 接口 + DDC + Range FFT 连成子系统，用 MATLAB 生成理想 chirp 信号（.mif 文件），加载到 Testbench 的 ROM 中，验证整个信号链的幅度响应和相位线性度。
• 顶层 Testbench：模拟 STM32 的 FSMC 时序，用 Verilog 生成精确的nWE/nOE/nCS波形，验证读写时序是否满足建立/保持时间。

CDC 的解决方案是“双触发器同步器”：

// 将 125 MHz 域的 ADC 数据有效信号 sync_en_125M 同步到 100 MHz 域 reg sync_en_100M_r1, sync_en_100M_r2; always @(posedge clk_100M) begin sync_en_100M_r1 <= sync_en_125M; sync_en_100M_r2 <= sync_en_100M_r1; end assign sync_en_100M = sync_en_100M_r2;

但要注意：同步器只能用于单比特控制信号，不能用于多比特数据总线！对于 ADC 的 16 位数据，我们采用“异步 FIFO”方案，使用 Xilinx 的async_fifoIP 核，深度 1024，将数据安全地从 125 MHz 域搬运到 100 MHz 域。

提示：Vivado 的时序分析报告（Timing Report）必须逐条检查。我们曾因忽略clk_125M到clk_100M的 CDC 路径，导致在硬件上出现间歇性目标丢失。解决方法是在 XDC 约束文件中添加：

set_clock_groups -asynchronous -group [get_clocks clk_125M] -group [get_clocks clk_100M]

这告诉工具不要对跨时钟域路径做时序优化，避免误报。

5. 常见问题与排查技巧实录：从“FFT 没有峰值”到“STM32 读不到数据”的全场景排障

5.1 信号链问题：为什么 FFT 频谱上没有预期的距离峰值？

这是新手遇到的第一道坎。可能原因及排查步骤如下：

最经典的案例：一位同学的 FFT 峰值始终在 bin 0（直流分量），无论怎么调参数都不变。我们用逻辑分析仪抓取 ADC 数据，发现所有样本值都是 0x8000（16 位补码的零点）。最终定位到是 ADC 的 REFCLK 输入被误接到 FPGA 的 GND，导致 ADC 内部 PLL 失锁，输出静默。这个教训告诉我们：永远先验证信号链的“源头”和“终点”，再怀疑中间处理环节。

5.2 通信问题：STM32 读取不到 FPGA 的目标数据，INT 引脚无反应

这是双芯协同中最令人抓狂的问题。排查必须遵循“由简到繁”原则：

1. 物理层检查：用万用表测INT引脚电压。正常情况下，FPGA 未触发时为 3.3 V（上拉），触发时应拉低至 < 0.4 V。若电压始终为 3.3 V，说明 FPGA 的INT驱动逻辑未工作；若始终为 0 V，说明 FPGA 引脚被配置为推挽输出且常低，或线路短路。
2. FPGA 侧验证：在 Vivado 中打开 Hardware Manager，连接 JTAG，运行ILA（Integrated Logic Analyzer），抓取INT信号和CFAR_DONE信号。确认CFAR_DONE是否真正在 FFT 后置高，且INT是否在CFAR_DONE上升沿后 100 ns 内拉低。
3. STM32 侧验证：在EXTI0_IRQHandler中添加 LED 闪烁，确认中断是否被 CPU 响应。若 LED 不闪，检查 NVIC 配置、EXTI 线使能、GPIO 复用功能是否正确。
4. 总线时序验证：用示波器同时测nCS、nOE、DATA[31:0]。当nCS和nOE同时为低时，DATA线上应有有效数据。若数据线为高阻态，说明 FPGA 的三态控制逻辑有误；若数据为固定值，说明地址译码错误。

我们曾遇到一个