企业官网建设流程全解析

LDO这三个字母，在电路图里经常是最不被当回事的那个方块——两根线进、两根线出，画上去好像就完事了。我见过太多板子，开关电源部分反复推敲、电感电容算了一遍又一遍，到了LDO这儿随手一放，封装挑最小的、电容挑最顺手的，结果最后一批板子回来，出问题的偏偏就是这颗"最不需要动脑筋"的器件：输出上挂着一层几百毫伏的周期性波动，或者轻载时好好的、一带载就掉压，再或者夏天机箱一闷就热保护重启。线性稳压器的知识密度其实不低，它把模拟电路里最麻烦的几件事——环路稳定性、噪声、热耗散、瞬态响应——全塞进了一个三到五个引脚的小封装里。这篇内容面向的是需要真正把LDO用对的人：刚入行、正在画第一块正式板子的硬件工程师，做过几版板子但被LDO坑过、想搞清楚背后逻辑的老手，以及需要给射频、ADC、传感器这些敏感电路配电源、却不确定该不该上LDO的开发者。我会从器件内部结构讲到参数取舍，再讲到外围元件、PCB布局和实际排错，尽量把每一个"为什么这么选"讲透。

1. 线性稳压的本质：一个受控电阻在替你耗散能量

1.1 调整管工作在可变电阻区，多余电压全变成热

线性稳压器最核心的一句话可以概括为：它用一个受反馈控制的"可变电阻"串在输入和输出之间，把输入高出输出的那部分电压实时地"吃掉"。这个可变电阻就是功率调整管，它既不工作在开关状态，也不断开，而是持续处于导通程度可调的状态。输出电压经过分压网络采样后送回误差放大器，与内部基准电压比较，误差放大器的输出驱动调整管的栅极（或基极），改变它的导通程度，从而让输出稳定在设定值。整个调节过程是连续、实时的，没有开关动作，所以输出端天然不存在开关频率的纹波成分，这也是线性稳压器在噪声敏感场合不可替代的根本原因。

代价也很直接。调整管上承受的电压差乘以流过它的电流，全部转化为热量。举例来说，输入12V、输出3.3V、负载电流150mA，调整管上的功耗就是(12−3.3)×0.15≈1.3W。这1.3W在一颗SOT-23封装的小芯片上散发出去，基本等于宣判死刑。所以线性稳压器的效率近似等于Vout/Vin，压差越大、效率越低，这一点和开关电源有本质区别。很多新手把LDO当成"便宜的降压方案"往12V转3.3V的场景上套，板子一上电就烫手，问题不在器件质量，而在于选型阶段就没算这笔账。

1.2 传统三端稳压器与LDO的分水岭在哪

早期的三端线性稳压器用的是NPN型调整管，甚至达林顿结构。NPN管要维持导通，基极电位必须比发射极高出至少一个Vbe，再叠加管子本身的饱和压降，整体需要的输入输出压差通常在1.5V到2.5V之间。也就是说你想稳出5V，输入至少得给到6.5V以上，否则输出就开始往下掉。这类器件在今天的低电压系统里几乎没有生存空间——3.3V系统留给稳压器的余量本来就只有零点几伏。

LDO（Low Dropout）的关键改动是把调整管换成了PMOS。PMOS的源极接输入，漏极接输出，栅极被拉低时导通。它导通时相当于一个阻值很小的电阻，压差电压近似等于Iout×Rds(on)，做到几十毫伏到两三百毫伏完全可行。这样一来，5V转3.3V只需要0.3V左右的余量，3.3V转2.5V、1.8V转1.2V这些场景才真正变得可行。

NMOS作为调整管在导通电阻和噪声上有优势，但它的栅极需要高于输入电压才能完全导通，所以芯片内部必须集成电荷泵来产生这个高压。电荷泵本身是个开关电路，会引入额外的开关噪声，设计上要在噪声和压差之间做平衡。近些年不少面向射频和精密模拟场合的器件走的就是NMOS加电荷泵的路线，压差和噪声同时做得不错，但成本和外围要求也更高。

1.3 什么场景该想到LDO，什么场景必须绕开

判断标准其实可以压缩成三个问题：压差有多大、电流有多大、对噪声有多敏感。

压差小、电流小、噪声敏感，这三条同时成立时，LDO几乎是默认答案。比如5V转3.3V、电流200mA以内、后级是ADC或者射频前端，这种情况下用开关电源反而要额外处理纹波和布局。

压差大或者电流大，就必须先算功耗。经验上的粗略门槛是：单颗LDO的耗散功率超过0.5W就要认真看封装和散热，超过1W基本要考虑换方案。12V转5V、500mA，功耗3.5W，这不是选个DFN封装就能解决的，必须上开关电源。

还有一类容易被忽略的场景是电池供电的长期待机设备。LDO的效率等于Vout/Vin，如果电池是3.7V锂电、输出1.8V，效率勉强50%，剩余的能量全在芯片里发热。这种情况下即便电流只有几十毫安，整机续航也会明显缩水，通常的做法是先用高效率开关电源降到略高于输出的电压，再用LDO做后级净化。

2. 拆开封装看内部：误差放大器、调整管与那条容易震荡的环路

2.1 四个基本模块各管什么

一颗典型LDO内部至少包含四部分：基准电压源、误差放大器、功率调整管、反馈分压网络。基准通常用带隙结构产生一个温漂很小的电压，比如1.2V或者0.8V，这个基准的精度和噪声直接决定了整颗器件的下限。误差放大器把反馈电压和基准做差并放大，输出驱动调整管的栅极。反馈网络一般由两个电阻构成，接在输出和地之间，中间抽头接误差放大器的反相输入端。

除此之外还有一整套保护电路：过流限制、过温关断、欠压锁定、使能控制、软启动。这些保护不是可有可无的装饰，实际调试中"输出带不动负载"、"上电瞬间电压冲高"这类现象，有一半以上和这些保护模块的动作逻辑有关。比如过流保护如果是折返式（foldback）结构，短路时电流会被限制在一个很小的值，用万用表测输出电压可能显示正常，但一带正常负载就掉下来，很容易误判成器件坏了。

2.2 PMOS为什么成了主流选择

从器件物理角度看，PMOS的载流子是空穴，迁移率大约只有NMOS的三分之一。这意味着在相同的导通电阻要求下，PMOS的芯片面积要做得更大，寄生电容也更大，环路带宽和瞬态响应会受影响。那为什么主流LDO还是选PMOS？原因在于驱动简单。PMOS源极接输入，只要把栅极拉到比源极低一个阈值以上就能导通，不需要任何高于输入电压的辅助电源。整个芯片的供电架构因此变得非常简洁，成本和可靠性都占优。

这个选择的副作用值得记住：PMOS的栅极电容大，误差放大器的驱动能力有限，环路的主极点往往被压在比较低的位置，带宽做不宽。反映到参数上就是负载瞬态响应偏慢，负载电流突变时输出电压的跌落和过冲比较明显。所以你在数据手册里看到的"负载瞬态响应"曲线，往往是在特定输出电容条件下测出来的，换个电容值结果就变了。

2.3 环路稳定性：那个让人头疼的ESR零点

线性稳压器本质上是一个负反馈系统，稳定性取决于环路的相位裕度。整个环路里至少有两个极点：误差放大器输出端的主极点，和输出端的负载极点。输出极点频率为1/(2π×Rload×Cout)，负载电流越小，Rload越大，这个极点频率越低，越容易吃掉相位裕度。

输出电容的等效串联电阻（ESR）会引入一个零点，频率为1/(2π×ESR×Cout)。零点带来正相位，正好可以补偿极点造成的相位滞后，这就是很多老式LDO"必须靠ESR来稳定"的原因。上世纪九十年代到二十一世纪初的大量器件，数据手册里明确要求输出电容的ESR落在0.1Ω到10Ω这个区间。ESR太低，零点跑到很高频，补偿不了，环路震荡；ESR太高，零点跑到低频，虽然稳定但会在环路增益曲线上拱起一个包，瞬态响应变差。

后来陶瓷电容普及，ESR动辄只有几毫欧，老器件完全无法适应。于是新一代LDO改用了内部补偿、极点跟踪之类的技术，把稳定性做进芯片内部，对外部电容的ESR不再敏感，允许使用0.1μF到10μF的陶瓷电容。但天下没有免费的午餐，这类器件的瞬态响应往往不如靠ESR补偿的老器件，而且对输出电容的最小值有硬性要求——电容太小，输出极点频率太高，环路还是不稳。所以看数据手册时，"输出电容范围"这一栏必须认真读，不能想当然。

2.4 压差电压到底由谁决定

压差电压（Dropout Voltage）的定义是：输入电压下降到输出电压开始明显跌落的那个临界点，输入与输出的差值。数据手册通常标注为"输出跌落100mV时的Vin−Vout"，并且会分别给出25°C和全温度范围的值。

对PMOS结构的器件，压差约等于Iout×Rds(on)。Rds(on)随温度上升而增大，所以高温下压差会变大，这一点在散热设计吃紧的板子上必须留余量。另外值得注意的是，压差电压在小电流时非常小，可能只有几十毫伏，但在额定满载时可能翻好几倍。选型时如果只看典型值不看满载值，很容易在满载或者高温工况下掉出调整区。

掉出调整区意味着什么？意味着误差放大器已经饱和，调整管全开，输出等于输入减去压差，纹波抑制能力瞬间归零。输入端的任何纹波都会原封不动地传到输出。这个现象在开关电源后级接LDO的架构里特别常见，下面第5节会详细讲。

3. 选型时真正该盯的参数，以及哪些是营销噪音

3.1 静态电流：电池设备的第一道门槛

静态电流（Quiescent Current，IQ）指的是空载、无使能动作时，从输入端流入的电流。这个参数对市电供电的设备基本无所谓，对电池设备却是生死线。一颗IQ为5mA的LDO挂在待机电路上，一年下来光静态消耗就能把纽扣电池掏空。

需要区分三个容易混淆的概念：静态电流IQ、关断电流（Shutdown Current）、接地电流（Ground Current）。IQ通常指空载工作状态下的输入电流；关断电流是使能脚拉低后的漏电流，可以低到几十纳安；接地电流则是在带载状态下从GND脚流出的电流，PMOS结构的器件这个值基本恒定，NPN结构的则会随负载变化。

低IQ和低噪声通常是对矛盾。要把噪声压下去，内部基准和误差放大器就得用更大的工作电流，这是物理规律。所以你会看到同一个系列里，低噪声版本的IQ可能是普通版本的好几倍。选型时如果两个指标都重要，就得看具体场景哪个更关键——长期待机但精度要求不高的场合优先低IQ，射频前端这种一直工作的场合优先低噪声。

3.2 PSRR：不能只看一个频点

电源抑制比（PSRR）描述的是输入端纹波到输出端的衰减能力，单位是dB，数值越大抑制能力越强。数据手册里的PSRR曲线横轴是频率，纵轴是dB，看这条曲线有几个要点。

第一，低频段的PSRR通常能到60dB到90dB，这一段主要由环路增益决定。第二，随着频率升高，PSRR会持续下降，到环路带宽之外（通常几百kHz到1MHz以上）基本就没什么抑制能力了。第三，PSRR和负载电流有关，同一条曲线上往往画了多条，分别对应不同的输出电流。

这就解释了一个非常普遍的误解：有人以为在开关电源后面加一颗LDO，输出就干净了。实际上开关电源的纹波主要能量集中在开关频率及其谐波上，如果开关频率是2MHz，LDO在这个频点上几乎没有抑制能力，纹波该怎么传还是怎么传。LDO真正能压住的是几百kHz以下的低频纹波和工频干扰。高频段的尖峰要靠磁珠、LC滤波、屏蔽和布局来解决。

3.3 输出噪声：基准噪声才是大头

输出噪声通常用μVrms表示，测试带宽一般是10Hz到100kHz。这个噪声主要来自两处：内部基准电压源的噪声，以及误差放大器的输入参考噪声。前者经过环路增益放大后出现在输出端，后者同样如此。所以低噪声器件往往在基准和误差放大器上同时下功夫。

降低输出噪声有两个实用手段。一是外接降噪电容，很多低噪声LDO会引出一个NR或者NR/SS引脚，在引脚和地之间接一个几十纳法到几微法的电容，与内部电阻构成低通滤波，把基准噪声滤掉。这个电容同时会影响启动时间，容量越大启动越慢，如果系统对上电时序有要求，得把这个因素算进去。二是加前馈电容，在反馈电阻的上端电阻上并联一个小电容，提高环路的高频增益，既改善高频PSRR也改善瞬态响应。前馈电容的取值要在稳定性和响应速度之间权衡，一般从几十皮法起试。

3.4 负载瞬态响应：电容和带宽的博弈

负载电流突变的瞬间，环路还没来得及反应，输出电容先顶上。输出跌落的幅度近似等于ΔI×Δt/Cout加上ESR×ΔI，其中Δt是环路响应时间。所以想让瞬态好看，无非三条路：加大输出电容、降低ESR、提高环路带宽。

但加大电容会让输出极点频率降低，可能影响稳定性；提高带宽会牺牲高频PSRR和静态电流；降低ESR要看器件是否支持陶瓷电容。这几个参数之间是一个多方博弈，没有一个方案能全都占优。实际工程里通常先按数据手册推荐的电容值走，实测瞬态不达标再往上加，加到两倍标称值还不行，就该考虑换器件而不是继续堆电容了。

3.5 精度和温漂：那些容易被忽略的细节

输出电压精度通常由几部分构成：初始精度、负载调整率、线性调整率、温度系数。数据手册给的"±1%"往往只指25°C下的初始精度，全温度范围、全负载范围的综合误差可能到±3%甚至更多。

线性调整率描述输入电压变化时输出的稳定程度，负载调整率描述负载电流变化时输出的稳定程度。这两项在精密模拟供电里很关键，比如给ADC做基准供电，几个毫伏的偏移就可能吃掉有效位数。温度系数则决定了器件在高温环境下的表现，工业级场合要特别留意数据手册里给出的温度范围是商业级还是工业级。

4. 外围元件与PCB布局：LDO翻车的高发区

4.1 输入输出电容的选型逻辑

输入电容的作用是抑制输入走线电感引起的振铃，同时给调整管提供瞬态电流。一般建议1μF到10μF陶瓷电容，紧贴输入引脚放置。输入线如果比较长，或者上游是开关电源，输入电容还得加大，必要时串一个磁珠构成LC滤波。

输出电容要严格按数据手册的要求来，容量不能小于最小值，类型要看器件是否支持陶瓷电容。这里有个非常隐蔽的坑：陶瓷电容的直流偏置效应。标称10μF的0603封装X5R电容，在6.3V直流偏置下实际容量可能只剩4μF到5μF，温度再高一点还要继续掉。如果数据手册要求最小10μF，而你实际装上板子的有效容量只有5μF，稳定性就没保障了。规避方法很简单：选大一档封装（0805或1206）、选X7R或X7S材质、或者直接按标称值的两倍来选。

4.2 陶瓷电容和老器件的水土不服

前面提过，老式LDO依赖输出电容的ESR来维持环路稳定。如果你给这类器件配了一颗10μF的陶瓷电容，ESR只有几毫欧，零点跑到几兆赫兹，相位裕度不够，输出就会自激。表现很典型：万用表测输出电压看起来正常，示波器一挂上去，输出上叠着几百毫伏、频率在几百千赫兹到几兆赫兹之间的周期性波动，负载变化时波动幅度还会变。

解决路径有三条：一是在输出电容上串一个小电阻，阻值0.1Ω到0.5Ω，人为把ESR补回来；二是换成钽电容或者固态电解电容，这类器件本身ESR就在零点几欧量级；三是直接换支持陶瓷电容的新型号器件。第一条最省钱但有额外功耗和体积代价，第三条最彻底但要重新选型。我在实际项目里倾向于第三条，因为串电阻这个做法很难在量产中保证一致性，电阻的温漂和电容的批次差异叠加起来，边界情况不好控制。

4.3 热设计：先算功耗，再谈封装

热设计的计算很直接：功耗P=(Vin−Vout)×Iout+Vin×IQ，第二项在低IQ器件上可以忽略。算出功耗后，用封装的热阻θJA估算温升：ΔT=P×θJA。

举个具体例子。12V转3.3V、150mA，功耗约1.3W。SOT-23-5封装的θJA大约250°C/W，温升325°C，远超结温上限。换SOT-223封装，θJA大约60°C/W，温升78°C，环境温度40°C时结温118°C，勉强可用但没有余量。换带散热焊盘的DFN封装，θJA可以做到40°C/W左右，温升52°C，结温92°C，比较从容。如果还想再降，只能改方案。

这里必须强调一个常被忽略的点：数据手册里的θJA是在标准测试板上测的，板上铜箔面积、层数、过孔数量都有规定。实际产品的小尺寸板子上铜箔面积往往远小于标准板，真实热阻可能比标称值高出50%甚至翻倍。所以按标称值算出来的温升，实际要打个折扣看，我一般会把估算温升再乘个1.3到1.5的安全系数。

散热焊盘的处理也有讲究：焊盘下方打9个左右的过孔连到地平面，过孔孔径0.3mm、间距1mm左右比较常见，孔内如果做填铜或者塞孔电镀效果更好。单纯扩大表层铜箔面积而不打过孔，效果非常有限，因为热量主要靠内层和背面铜箔散出去。

4.4 布局里几个不起眼但致命的细节

输入电容和输出电容的地必须和芯片的GND脚走在同一片铜上，不能绕一大圈再回到主地。这个要求听起来基础，但实际板子上因为布局空间紧张，电容被挪到背面、地回流路径绕远的情况非常普遍，结果就是输出上出现莫名其妙的毛刺。

反馈分压电阻要靠近FB引脚放置，反馈走线远离输出大电流路径和输入走线。反馈走线如果和输出走线长距离并行，容性耦合会把输出的纹波直接注入反馈节点，等于给环路加了正反馈，轻则输出精度变差，重则震荡。

LDO本身要尽量远离开关电源的电感和开关节点。LDO的PSRR在高频段已经失效，此时主要的干扰途径不再是传导而是辐射和电场耦合。电感的漏磁在几十兆赫兹上依然可观，一个几毫米的距离就能把干扰注入到高阻抗的反馈节点。

5. 实战踩坑记录：振荡、上电、反灌与地噪声

5.1 输出自激振荡的完整排查链路

振荡是LDO调试中最常见也最折磨人的问题。我的排查顺序是这样：先确认现象，再分层排除，最后验证修复。

第一步，用示波器而不是万用表看输出。万用表的采样率根本看不清几百千赫兹的振荡，这是很多人一开始就误判的原因。示波器要用短地弹簧探头，避免探头地线过长引入的假信号。如果看到输出上有稳定频率、幅度几百毫伏的周期性波形，基本可以确定是环路问题。

第二步，排除输入侧干扰。把输入电源换成线性电源或者电池，看振荡是否消失。如果消失，说明问题在上游，可能是输入线太长、输入电容不足、或者上游开关电源的纹波触发了环路不稳定。

第三步，动输出电容。先试着把容量加大一倍，看振荡是否减弱；再试着串联一个0.2Ω电阻，看振荡是否消失。如果串电阻后明显改善，说明就是ESR补偿不足的问题，处理方案参照4.2节。

第四步，看负载条件。有些振荡只在轻载或者空载时出现，这是输出极点频率过低导致的。可以并联一个几百欧的假负载测试，如果能稳住，说明需要在系统里保证最小负载电流。

第五步，检查反馈走线和FB节点是否有干扰。用示波器看FB引脚的波形，如果上面有和输出同频的干扰，说明是耦合问题，需要重新布局。

第六步，检查负载端是否有大容量电容或者容性负载。部分LDO对容性负载上限有要求，超过之后相位裕度不足。这个参数在数据手册里往往藏在很不起眼的地方。

5.2 上电时序与使能脚的那些门道

使能脚（EN）的默认状态是个容易踩的坑。有些器件的EN内部有下拉电阻，悬空时默认关断，必须外部拉高才工作；有些器件内部是上拉，悬空时默认使能。如果没看清这一点，板子回来发现输出没电压，第一反应是器件坏了，实际是使能脚悬空。

多路电源的时序要求也经常被忽略。数字系统里通常要求内核电源先上、IO电源后上，或者反过来，具体看芯片手册。用LDO实现时序控制最省事的办法是在使能脚上加RC延时：一个电阻分压网络加一个电容，通过调整RC时间常数控制上电延迟。这个方案成本几乎为零，但要考虑电容的精度和温漂，以及电阻分压后使能脚的电压是否落在有效的高电平范围内。

软启动也是个相关概念。很多LDO内部集成了软启动，限制上电时的电流冲击和输出上升速率。如果外接了较大的降噪电容，软启动时间会被拉长，多路电源的时序关系可能因此改变。这类问题在调试阶段往往看不出来，量产换批次之后才暴露。

5.3 输出高于输入时的反向电流

这是一个非常隐蔽的失效模式。PMOS调整管在结构上存在一个从漏极（输出）指向源极（输入）的体二极管，当输出电压高于输入电压时，这个二极管会正向导通，电流从输出倒灌回输入端。

触发场景有几种：输入端突然掉电但输出端的大电容还存着电；系统里有多个电源，某一路先上电；电池供电设备在插拔电池的瞬间。倒灌电流轻则导致输出电压失控，重则损坏芯片或者上游电路。

判断方法很简单：看数据手册里有没有"反向电流保护"或者"反灌保护"的描述。如果没有，且系统里存在上述场景，就必须外加一个肖特基二极管做阻断，或者选带保护功能的型号。加二极管会带来零点几伏的正向压降和额外的功耗，选型时要一起算进压差预算。

还有一个容易忽略的细节：某些LDO在使能脚拉低、芯片关断的状态下，输出和输入之间仍然通过体二极管相连。如果系统设计依赖于"关断后输出为零"，这个假设是不成立的。

5.4 多级电源级联时的噪声叠加

最常见的架构是开关电源加LDO。这个组合本身没问题，问题出在压差余量的计算上。

假设开关电源输出5V±5%，纹波峰峰值200mV，LDO输出3.3V，满载压差300mV。表面看5V减3.3V等于1.7V，余量充足。但纹波谷值只有4.8V，减去200mV的纹波下沿——不对，纹波谷值已经是4.8V了，此时LDO的输入输出差是1.5V，还是够的。真正危险的场景是输出设定得比较接近输入，比如开关电源输出3.6V，LDO输出3.3V，标称压差只有300mV，而LDO满载压差恰好也是300mV。这时纹波谷值3.5V减去3.3V只有200mV，LDO在纹波谷值处掉出调整区，PSRR瞬间崩塌，输出上反而会看到被放大的纹波。

所以级联时的经验法则是：LDO的输入电压最小值（考虑纹波谷值、负载调整率、温度影响）减去输出电压，必须大于LDO在最大负载电流和最高温度下的压差电压，并且留出至少50%的余量。

还有一个常被忽视的点是LDO自身的噪声在级联中的位置。LDO会把上游的纹波抑制掉一部分，但它自己也会往输出注入噪声。如果后级是极高灵敏度的电路，LDO的噪声可能就是主要贡献者，这时候降噪电容和前馈电容就该用上了。

6. 典型场景对照：LDO真正无可替代的地方

6.1 射频与模拟前端供电

射频电路对电源噪声的敏感度极高。开关电源的纹波会以调幅的方式调制到射频载波上，在频谱上产生对称的杂散边带，直接恶化邻道抑制比。LDO没有开关动作，输出是连续的，虽然自身有宽带噪声，但能量分散、没有离散谱线，对射频系统更友好。

这类场景选型时优先看两个参数：低频段的PSRR和输出噪声密度。压差和效率反而次要，因为射频前端的电流通常不大。另外供电走线要做成星形或者独立走线，避免数字电路的电流在共地阻抗上产生的压降耦合进射频供电。

6.2 高精度ADC和DAC的模拟供电

模数转换器的有效位数直接受电源噪声限制。给模拟部分供电的LDO，噪声指标通常要求在几十微伏rms以内，同时PSRR在中频段（几十千赫兹）要有足够抑制。

实际设计里有个容易出错的点：很多人只关注LDO的噪声，却忽略了基准电压源的噪声。如果ADC用的是外部基准，基准本身的噪声往往比LDO还大，此时优化LDO的收益有限。正确的顺序是先确认基准的性能，再决定LDO选什么档次。

6.3 传感器与长期待机电路

低功耗传感器节点通常要求待机电流在微安级。这类场景选LDO的核心指标是静态电流和关断电流，噪声和PSRR反而可以放宽。市面上不少纳安级静态电流的器件，代价是负载瞬态响应很差，负载电流突变时输出会掉下去很久才恢复。如果传感器是间歇工作的，唤醒瞬间的电流冲击可能让MCU复位，这时候需要在输出端加大电容做能量缓冲。

6.4 开关电源后级净化

这是LDO最广泛的用途。要点前面已经讲过：压差余量要按纹波谷值算，PSRR只在低频有效，高频纹波要靠无源滤波。

还有一个实操细节：LDO的输入端如果有较长的走线，走线电感与输入电容可能构成谐振，在特定负载跳变时产生振铃。解决办法是在输入端就近放一个1μF的陶瓷电容，用最短的路径连到GND，不要指望板子另一头的大电容能救场——走线电感早就把它的高频响应废掉了。

7. 我个人在实际操作中的几点体会

做硬件这些年，因为LDO出的问题，回想起来大多不是器件本身的性能不够，而是选型和验证阶段偷了懒。有几条经验我觉得值得反复提醒自己。

第一，任何LDO上板之前，功耗一定要手算一遍，并且按最高环境温度和最大负载电流算，不要用典型值。算完再乘个1.3的安全系数。这一步花不了五分钟，能省掉后期改板的两周。

第二，数据手册里"输出电容"那一栏必须逐字读完，包括脚注。容量范围、ESR范围、允许的电容类型，这三项决定了你外围电路能不能照抄参考设计。

第三，振荡类问题永远先用示波器确认，别用万用表。而且探头的地线要短，长地线看到的"振荡"可能只是探头拾取的共模干扰，追半天追不到根上。

第四，级联架构里，LDO的输入电压要按最坏情况算：上游输出的下限、纹波谷值、负载跳变时的跌落，三个叠起来再减输出电压，剩下的才是真正的压差余量。

第五，散热焊盘的过孔不是可选项。我见过太多板子把散热焊盘画在表层铜箔上就算完事，芯片照样烫，因为热量根本没通道传到内层。九个过孔，成本几乎为零，效果天差地别。

最后提一个后续可以深挖的方向：如果对环路稳定性想弄得更透，可以自己搭一个简单的网络分析测试环境，用信号注入法实测环路的幅频和相频特性，亲眼看看相位裕度随输出电容和负载电流怎么变化。这个实验做一次，比读十遍数据手册的印象都深。