企业官网建设流程全解析

简介：这份《KiCad入门(中文版).pdf》面向电子设计初学者与开源硬件爱好者，针对从零上手免费开源EDA工具的学习需求，系统讲解KiCad 5.1.8的原理图绘制与PCB设计流程。资源包仅含1个PDF文件，大小约1.21MB，轻量便携，适合在电脑或平板上随时查阅。教程内容覆盖软件简介与多平台安装、前向与后向注释的工作流程、常用快捷键、Eeschema绘制原理图与总线连接、Pcbnew布局布线、Gerber文件生成与GerbView检查、FreeRouter自动布线，以及自定义原理图符号与元件封装的制作方法，并附项目文件可移植性注意事项与官方文档、社区反馈渠道。已有6195人学习，读者可借此建立完整的KiCad操作框架，独立完成多层电路板设计并输出制造文件。

1. 从一份 2019 年翻译的 KiCad 中文手册说起：它到底能帮你把板子做到哪一步

很多人第一次打开 KiCad 是被“开源免费”四个字吸引进来的，结果装完软件对着空白的项目管理器愣了半小时——原理图符号和封装是分开的、前向注释和后向注释听着像黑话、Gerber 到底该导哪几层没人讲清楚。这份《KiCad 入门（中文版）》PDF 恰好卡在这个痛点上：它不是软件说明书，而是一份按“建项目 → 画原理图 → 布 PCB → 出 Gerber”顺序推着走的实操手册，覆盖 Eeschema、Pcbnew、GerbView、元件库编辑器、封装编辑器这几条主线，还专门讲了总线连接、FreeRouter 自动布线和项目文件可移植性这些容易被跳过但迟早翻车的环节。它适合刚接触 PCB 开源软件的新手照着复现第一块板，也适合从其他 EDA 转过来、想快速摸清 KiCad 工作流边界的老手。需要先说明的是，这份文档对应的是 KiCad 5.x 时代的界面与操作逻辑，快捷键、菜单路径和库管理方式与后续版本存在差异，读的时候要带着“版本映射”的意识，不能逐字照搬。

2. 把工作流拆开看：原理图与封装分离到底怎么落地

2.1 为什么 KiCad 坚持符号和封装分开

KiCad 和不少商业 EDA 最不一样的地方，是原理图符号（symbol）和 PCB 封装（footprint）在库里是两套独立的东西，中间靠“封装分配”这一步连起来。这个设计一开始会让人觉得多此一举，但它带来的好处很实在：同一个电阻符号可以对应 0603、0805、1206 多种封装，改板子尺寸时不用回头动原理图；反过来，一个封装也能被不同符号复用。手册第 2 章把这个关系讲得比较清楚，但真正上手时容易忽略的是——封装分配不是画完原理图自动完成的，你得在 Eeschema 里通过“分配封装”工具手动挂上去，或者用 CvPcb 这类辅助工具批量处理。

我一般会建议在画原理图阶段就同步把封装定下来，而不是等全部画完再补。原因是后期集中分配时，面对几十个元件很容易漏挂，而漏挂的元件在导入 Pcbnew 时会直接报错或者变成没有封装的空焊盘。手册里提到的“前向注释”就是把原理图的网络表和封装信息推送到 PCB 的动作，第一次必须执行，之后每次改原理图也要重新推一次增量。

2.2 前向注释与后向注释的操作路径

前向注释在 Eeschema 里的入口是工具栏上的“更新 PCB”按钮，本质是生成网表并让 Pcbnew 读取。操作顺序是：先在 Eeschema 保存原理图，确认没有 ERC 报错，再点更新 PCB，Pcbnew 会自动拉入新元件和网络连接。后向注释则相反，典型场景是布局时做了门交换或引脚交换，需要把 PCB 里的改动推回原理图。手册第 6 章专门讲了转发注释，但没展开的是——后向注释在 KiCad 5.x 里依赖网表比对，如果原理图和 PCB 同时被改过，容易产生冲突，稳妥做法是改之前先备份，改完立刻回推，不要两边并行编辑。

下面这段是检查网表和封装分配是否完整的常用命令思路，KiCad 本身不带命令行网表校验，但可以用 Python 读网表文件做一次粗筛：

# 读取 KiCad 5.x 生成的网表，检查是否有元件缺少封装字段 import re netlist_path = "tutorial1.net" missing_fp = [] with open(netlist_path, "r", encoding="utf-8") as f: content = f.read() # 网表中每个元件以 (comp (ref ...) 开头，封装字段为 (footprint ...) comps = re.findall(r"\(comp \(ref \"?([A-Z]+\d+)\"?\).*?\(footprint \"?([^\")]*)\"?\)", content, re.S) for ref, fp in comps: if not fp.strip(): missing_fp.append(ref) print("缺少封装的元件:", missing_fp if missing_fp else "无")

这段脚本的逻辑是按元件块抓取 ref 和 footprint 两个字段，footprint 为空就记下来。参数上要注意网表路径要换成你项目实际生成的.net文件，正则里的re.S是为了让.能跨行匹配元件块。它不能替代 KiCad 自身的 ERC，但能在导入 PCB 前快速兜一层底，尤其是元件多的时候比肉眼扫快得多。

2.3 快捷键与热键的区别，别在第一步就混淆

手册第 3 章把快捷键（accelerator keys）和热键（hotkeys）分开讲，这个区分很关键。快捷键只是激活命令，还要再点一下鼠标才执行；热键是“按键 + 立即在当前光标位置执行”。比如添加导线，快捷键是 Shift+W 然后左键点起点，热键是直接按 W 就从光标处开始画。新手常见的翻车是记了一堆热键却在错误的光标位置触发，结果线画到莫名其妙的地方。我的习惯是前期只用快捷键，等肌肉记忆稳了再逐步换热键，避免“手比脑快”导致的返工。

3. 用 Eeschema 画出一张能过 ERC 的原理图

3.1 从建项目到放置第一个元件

手册第 4 章给了一条很完整的动手路径：新建项目命名为教程 1，进入 Eeschema，先做页面设置填标题栏，再放置电阻、改值、旋转、复制、拖动。这条路径值得照着走一遍，因为每一步都对应一个后面会反复用到的操作。几个参数要记牢：原理图网格建议保持 50 mil，元件引脚才能对齐；改元件值用 V 键或属性里的“编辑值”，不要动参考编号（R?），编号留给自动注释；移动元件要用 G（抓取）而不是 M（移动），抓取会保持已连的导线不断开，移动则会把线扯断。

放置电源符号时，VCC 和 GND 都从“电源”库里取，导线要接到 VCC 符号底部和 GND 符号顶部，接错位置在 ERC 里会报“电源引脚未连接”。这一步手册给了截图但文字描述偏简，实际操作时放大到能看清引脚小圆圈再点，能省很多重复连线。

3.2 总线连接在大规模原理图里的用法

手册 4.2 节讲总线连接，这是很多人画小图时用不上、一上规模就抓瞎的功能。总线的本质是把一组相关信号（比如 D0~D7）用一条粗线表示，配合总线入口（bus entry）和网络标签来展开。操作上先画总线主线，再从主线拉出斜向的总线入口接到各引脚，然后给每根线打上网络标签，KiCad 靠标签名做电气连接，而不是靠线的物理接触。常见错误是只画了总线没打标签，ERC 会报一堆“未连接”，其实电气上根本没通。

下面是一个批量生成网络标签命名的思路，适合数据总线这种规律性强的场景，用脚本生成标签文本再手动贴：

# 生成 D0~D7 的网络标签名，配合总线入口使用 bus_width = 8 labels = [f"D{i}" for i in range(bus_width)] print("总线标签:", ", ".join(labels)) # 输出: D0, D1, D2, D3, D4, D5, D6, D7

逻辑很简单，就是按位宽拼标签名。参数bus_width改成实际位宽即可。它的价值在于避免手打标签时大小写或序号错位——总线连接对标签名是严格匹配的，D0 和 d0 不会连到一起，这种错误 ERC 不一定报得明显，但 PCB 上就是断的。

3.3 自定义符号 MYCONN3 的制作顺序

手册在原理图流程中间插了一段“制作 MYCONN3 三针连接器符号”，这个安排是有意的：让你在真实项目里缺什么补什么，而不是先学完库编辑器再回来。制作顺序大致是打开符号库编辑器、新建符号、放三个引脚、设引脚类型（无源/电源等）、画外框、保存到项目专用库，再回 Eeschema 通过“管理符号库”把库挂上。引脚类型设错是隐蔽坑——电源引脚设成无源，ERC 不会检查电源连接，板子做出来可能缺去耦。

4. 在 Pcbnew 里布局布线：从导入网表到出 Gerber

4.1 导入网表与板框设定

原理图完成后进 Pcbnew，第一步是读网表（对应前向注释），元件会堆在板框外。接着用 Edge.Cuts 层画板框，板框必须是闭合轮廓，否则后续 DRC 和 Gerber 输出都会出问题。手册 5.1 节讲了 Pcbnew 的基本操作，但板框闭合这个细节值得单独强调：用线段工具画完后要检查每个端点是否真正吸附到相邻端点，差一点在视觉上看不出来，导出时却会报“板框未闭合”。

布局阶段建议先按功能分区摆大件（连接器、MCU、电源），再摆小件。手册里的示例板很小，但方法可以放大到多层板：KiCad 支持最多 32 个铜层、14 个技术层、4 个辅助层，层数在“板设置”里改，改完记得同步更新层叠管理器里的介质厚度，否则阻抗和 Gerber 层名会对不上。

4.2 Gerber 输出到底该勾哪些层

手册 5.2 节讲生成 Gerber，这是整份文档里最该逐字对照操作的部分，因为漏层是新手最高频的翻车点。一次完整的制造输出至少包含：每层铜（F.Cu、B.Cu 及内层）、阻焊（F.Mask、B.Mask）、丝印（F.Silkscreen、B.Silkscreen）、板框（Edge.Cuts），加上钻孔文件（.drl）和元件位置文件（供贴片用）。在“绘制”对话框里勾选层时，注意“使用 Protel 文件扩展名”这个选项——老厂可能只认 Protel 后缀，新厂一般接受 KiCad 默认后缀，下单前问一句能省一轮返工。

导出后一定要用 GerbView 打开逐层核对，手册 5.3 节就是干这个的。重点看三件事：板框层是否只有一条闭合线、阻焊开窗是否覆盖焊盘、丝印是否压到焊盘（压焊盘会导致焊接时字符脱落或上锡不良）。GerbView 里可以开关层显示，逐层叠加看比一次性全开更容易发现问题。

4.3 FreeRouter 自动布线的适用边界

手册 5.4 节介绍 FreeRouter 自动布线，这里要给一个明确的边界判断：自动布线适合规则简单、密度低的板子做初稿，或者用来验证网络连接是否完整，不适合直接作为成品。原因是自动布线器对阻抗控制、差分对、电源完整性这些约束处理能力有限，布出来的线往往绕、过孔多、回流路径差。我的用法是拿它跑一遍看有没有漏连的网络，然后全部撤销，手动重布关键网络，只保留它对低速信号的处理思路作参考。

5. 避坑：这份 5.x 手册照做时最容易翻车的五处

5.1 现象：照着菜单找不到“管理符号库”

原因：手册基于 KiCad 5.x，后续版本把符号库管理挪到了“首选项 → 管理符号库”之外的位置，部分版本改成了工程内的库表配置，菜单文字也变了。解决：先在当前版本里用搜索或帮助文档定位库管理入口，把手册里的路径当成“意图”而不是“坐标”，找到对应功能即可，不要因为菜单名对不上就以为文档失效。

5.2 现象：前向注释后 Pcbnew 里元件重复出现

原因：多次点击“更新 PCB”且每次都勾了“删除额外元件”之外的全量导入，或者原理图里参考编号被手动改过导致网表比对失败。解决：更新前先在 Eeschema 跑一次自动注释（确保编号唯一），更新时留意对话框里的“保留/删除”选项，出现重复就删掉多余封装再重新推一次，不要手动在 PCB 里改编号硬扛。

5.3 现象：Gerber 导出后工厂说缺钻孔文件

原因：钻孔文件是单独导出的，不在 Gerber 绘制对话框里，手册 5.2 节提到了但容易被跳过。解决：在 Pcbnew 里走“文件 → 制造输出 → 钻孔文件”，选 Excellon 格式，单位和格式跟 Gerber 保持一致，导出后和 Gerber 放同一目录打包。

5.4 现象：ERC 报大量“引脚未连接”但线明明画了

原因：总线只画了主线没打网络标签，或者导线端点没真正吸附到引脚端点（差半个网格）。解决：先查总线标签是否齐全且大小写一致，再把网格调回 50 mil 重新吸附端点，必要时用“高亮网络”功能确认电气连通性。

5.5 现象：项目换台电脑打开后封装全丢

原因：手册第 9 章专门讲可移植性，核心是项目专用库和全局库的路径依赖。封装库如果只挂在全局库表且用了绝对路径，换机器就找不到。解决：把项目用到的自定义符号和封装放进项目目录下的专用库，用相对路径挂载，打包时整个项目文件夹一起拷，不要只拷 .pro 和 .kicad_pcb。

6. 把手册用成长期参考：版本映射与库复用的一点习惯

这份文档最大的价值不在“读完”，而在“对照着做第一块板时手边有个顺序清单”。但它毕竟是 5.x 时代的产物，直接照搬会在库管理和部分对话框上卡住。我自己的做法是建一张版本映射表，把手册里的关键操作和当前版本的实际入口对应起来，做一次就够，后面反复用：

这张表不是让你背，而是提醒：文档里的“路径”会过时，“意图”不会。另一个值得养成的习惯是把自定义符号和封装按项目归档，每个项目一个libs子目录，符号、封装、3D 模型分开放，项目文件里用相对路径引用。这样半年后回头改板，或者把设计交给别人，都不会出现“库找不到、封装对不上”的黑匣子状态。

还有一个具体技巧：手册第 7、8 章讲符号和封装制作，这两章可以合并练——拿一个实际用到的连接器，先做符号再做封装，做完立刻在原理图里挂上、推到 PCB 里验证引脚编号和焊盘位置是否一一对应。引脚编号错位是自制元件最隐蔽的坑，原理图看着对、PCB 上焊盘顺序反了，板子回来才发现，只能飞线补救。从那以后我每次做完自制元件，都强制走一遍“符号引脚号 → 封装焊盘号”的对照检查，哪怕只有两三个引脚也不省这一步。希望这份拆解帮到你，把这份中文手册真正用成手边的施工顺序，而不是收藏夹里的一份 PDF。

本文还有配套的精品资源，点击获取