企业官网建设流程全解析

简介：《数字电子技术》期末试卷（A卷）配套文档，面向准备数电期末复习、自测与考点梳理的高校学生，也可供任课教师作命题参考。试卷按单项选择题、填空题、电路分析与电路设计四部分组织，覆盖数制与编码、卡诺图化简、集成电路特性、施密特触发器、模数转换器、只读存储器与译码器、移位寄存器、定时器、数据选择器及触发器计数器等核心内容，并附参考答案，便于对照检查解题思路与规范作答。资源包共1个doc文件，约268KB，篇幅紧凑，适合打印或电子设备查阅。目前已有528人学习，可用于考前限时模拟、分题型查漏补缺，以及围绕卡诺图化简、波形分析、双积分模数转换参数计算和十三进制计数器设计等典型题目进行专项复盘，帮助读者快速定位薄弱环节并建立完整复习框架。

1. 一份带答案和评分标准的数电期末 A 卷：它到底能解决什么

数电复习最难受的阶段，不是书看不懂，而是书上的例题都能跟上，换一道期末真题就不知道从哪下手：卡诺图圈到一半不确定边界那格要不要圈，JK 触发器给了状态图却推不出激励方程，555 摆在眼前，周期到底用 0.7 还是 1.1，脉宽取充电还是放电，全凭记忆。这份资源就是针对这些痛点：一份完整的《数字电子技术》期末 A 卷，四大题 100 分、120 分钟闭卷，单选 20 分、填空 20 分、电路分析 36 分、电路设计 24 分，卷末直接附标准答案和逐条评分标准。题型覆盖 8421BCD 码、卡诺图化简、TTL 与 CMOS 输入端处理、施密特触发器、A/D 转换器速度、ROM 容量、扇出系数、移位寄存器、555 时钟发生器、双积分 ADC、74LS153 数据选择器设计和十三进制计数器自启动检查。适合三类人：期末前两周想用真题检查盲区的本科生、考研专业课打基础的人、面试前想快速回忆时序电路设计流程的从业者。

2. 从 8421BCD 到扇出系数：客观题里六个能直接套用的计算模板

客观题占 40 分，看着零碎，其实全是模板题。丢分的人多半不是不会，而是把两个口径搞混了——BCD 码当二进制算、扇出只算一侧、ROM 容量把“字”和“位”混着用。这一章把这六个模板拆开，每个给出算式、单位换算和常见错解。全部结论都可以在草稿纸上三行内复现，考场上不需要推导。

2.1 128 的 8421BCD 码：先按十进制位分组，再逐组拼

8421BCD 的本质是“一个十进制数字用四位二进制表示”，编码对象是十进制数的每一位，不是整个数的数值。所以 128 不是先转成二进制 10000000，而是拆成 1、2、8 三个十进制位，各自编四位：

拼起来就是0001 0010 1000，对应选项 B。选项 A 的10000000是 128 的纯二进制；选项 C 的100000000是九位，多了一位；选项 D 的100101000连分组都对不上。

同一套路处理带小数的数：2006.375 的 BCD 码是0010 0000 0000 0110 . 0011 0111 0101，小数点两侧各自分组，位数不够补零，绝不跨组进位。工程上常见的翻车点是显示驱动：把 BCD 码直接当二进制送进 DAC，显示出来就是另一回事。所以做数码管、LCD 段码这类项目时，整数和 BCD 之间的转换边界要写死在接口注释里，别指望下游帮你兜。

提示：BCD 加法器每四位一组，组内相加结果大于 9 时要做“加 6 修正”，否则进位会串到高一组。这一点在填空题里不考，但在设计题里是隐藏得分点。

2.2 ROM 容量、地址线与存储单元：先统一“单元”口径

这类题的坑全在“存储单元”这四个字。卷子里填空第 8 题的答案是 8192，而 10 根地址线、8 根数据输出线算出来是 2^10 × 8 = 8192，说明这套卷子的口径是“一个存储单元 = 一位（bit）”。用同一个口径回推单选题第 7 题：

• 总存储单元数 32768 位；
• 数据输出 8 位，即每个字 8 位；
• 字数 = 32768 ÷ 8 = 4096 = 2^12；
• 地址线 = 12 根，选 C。

另一套口径是“一个存储单元 = 一个字”，那就直接 2^n = 32768，得 15 根地址线。两套口径都能自圆其说，但同一张卷子里必须一致；判断依据就是填空第 8 题那个 8192。实际工程里也一样：芯片手册写 4K×8，指的是 4096 个字、每个字 8 位，别把 32768 当成“地址数”。

2.3 扇出系数：两个方向都算，取小的那个

扇出系数 N 的定义是“一个门能带动的同类门输入个数”，而输入电流在低电平和高电平下完全不是一个量级，所以必须分别算、再取最小值。卷面参数：

输出侧：IOL(max) = 10 mA IOH(max) = -0.4 mA 输入侧：IiL ≤ -1 mA IiH ≤ 20 μA

低电平方向：N_L = IOL(max) / |IiL| = 10 mA ÷ 1 mA = 10。 高电平方向：N_H = |IOH(max)| / IiH = 0.4 mA ÷ 0.02 mA = 20。

答案取 min(10, 20) = 10，选 D。这里有两个必须注意的细节：一是 20 μA 要换算成 0.02 mA，单位不统一算出来会差 1000 倍；二是电流符号只表示流向，取绝对值再除，别把负号带进比值。

血泪经验是：算出来 10 不等于实际能带 10 个。PCB 上还有走线电容和分布参数，一般按理论值的 70%～80% 降额使用；带长排线或跨板连接时，还要给上升沿留余量。

2.4 多余输入端的处理：TTL 和 CMOS 不是一套规则

第 4 题问“哪个说法错误”，答案是 B。逐条拆：A 说电源极性不得接反、额定 5V，对；C 说输入端可串电阻但阻值别太大，对，串太大会把高电平拉下来；D 说 OC 门输出端可以并接，也对，这正是 OC 门做线与的前提，只是外接上拉电阻和灌电流能力要算；B 说“不使用的输入端接 1”，只对与非门和与门成立，对或非门和或门必须接 0。以偏概全，所以错。

第 10 题考的就是这一条：TTL 或非门多余输入端应接低电平，选 C。工程上我一般不留悬空脚，哪怕是 TTL，也在原理图上明确画上拉或下拉，省得后面调试时对着一个不该浮的脚排查半天。CMOS 器件尤其如此，栅极悬空会有几毫安到几十毫安的异常功耗，板子发热还找不到原因。

2.5 施密特触发器与 A/D 速度排序：记住“回差”和“并行比较”

第 5 题问把正弦信号变成同频脉冲用什么，答案是 B 施密特触发器。它的核心是滞回特性：上升沿在 V_T+ 翻转、下降沿在 V_T- 翻转，两者之差就是回差电压。只要输入信号幅度超过回差，边沿慢一点、带点噪声也不会反复翻转，这就是“整形”的本质。A 的 T 触发器需要时钟沿，正弦信号给不出干净沿；C 的 A/D 转换器输出的是数据，不是脉冲；D 的移位寄存器是存储元件。

第 6 题问转换速度最快的 A/D，答案是 A 并联比较型。它的结构是 2^n - 1 个比较器同时比较，一个时钟周期出结果，速度最快，代价是比较器数量随位数指数增长，8 位就要 255 个比较器，功耗和面积都贵。

速度排序记住“并联 > 逐次渐近 > 计数 ≈ 双积分”就够应付选择题。真正做项目时，SAR 是默认选项，Flash 只在采样率上百兆时才考虑，双积分则是精度优先、速度可以让步的场合。

2.6 十进制转二进制：整数除二取余，小数乘二取整

2006.375 转二进制，整数部分用位权拆：2006 = 1024 + 512 + 256 + 128 + 64 + 16 + 4 + 2，对应 2^10 到 2^0 是11111010110；小数部分 0.375 = 0.25 + 0.125 = 2^-2 + 2^-3，即.011。合起来11111010110.011，选 A。

十进制小数转二进制经常除不尽，0.1 转出来是无限循环，所以定点数表示必然有截断误差。做 FPGA 定点运算或 ADC 数据换算时，这个误差累积起来很可观，位数要按精度要求反推，别拍脑袋定 8 位。

3. 分析题的三个固定套路：移位寄存器波形、555 时钟发生器、双积分 ADC

分析题 36 分，三道各 12 分，评分标准写得非常细——每一小问都拆成 3 分一个点，波形画对给分、逻辑式写对给分，缺一步就扣。这一章按“先算什么、后画什么”的顺序把三道题拆成可复现的流程。三道的共同点是：卷面给的图看不清没关系，只要把参数和状态方程推出来，波形是可以自己生成的。

3.1 移位寄存器：先写状态表，再画波形，最后说功能

评分标准里，这道题的四步是：写出触发器激励方程或输出 X、Y 的逻辑式（3 分）→ 画对 Q2Q1Q0 波形（3 分）→ 画对触发器输入端 D 的波形（3 分）→ 画对输出 X、Y 波形（3 分）。四步的顺序不能乱，因为后一步依赖前一步。

可复现的操作流程：

1. 标出移位寄存器的位数和初始值，写在草稿纸最上面，别中途忘。
2. 按输入波形 Di 逐拍填状态表，每拍一行，列是 D、Q2、Q1、Q0。
3. 从状态表里提取输出逻辑：X、Y 一般由某几级 Q 组合而成，写成与或式。
4. 按表格逐拍画波形，节拍对齐，翻转点画在时钟沿之后。
5. 用一句话回答逻辑功能，例如“串入并出转换”“序列检测”“脉冲分配”。

画波形时最容易翻车的地方是“数据从 Di 顺序输入”这句话——有的题是每个时钟移一位，有的是每两个时钟移一位，取决于有没有分频。判断依据看时钟端接的是什么：直接接系统时钟就是每拍移一位，中间接了分频或门控就是多拍移一位。血泪经验：波形题的分数集中在“对齐”，只要节拍对齐，个别位画错还能拿部分分；节拍错位，整段波形全废。

3.2 555 + JK 构成的时钟发生器：R1、R2、C 三个参数决定周期和占空比

卷面给的参数是 R1 = 510 Ω、R2 = 10 kΩ、C = 0.1 μF。这类题通常把 555 接成多谐振荡器产生方波，再把输出送进 JK 触发器构成 T' 触发器做二分频，得到 V1、V2 两路对称时钟。555 部分的标准公式：

充电时间 t1 = 0.7 × (R1 + R2) × C （输出高电平） 放电时间 t2 = 0.7 × R2 × C （输出低电平） 周期 T = 0.7 × (R1 + 2R2) × C 频率 f = 1 / T 占空比 q = (R1 + R2) / (R1 + 2R2)

代入数值：R1 + 2R2 = 510 + 20000 = 20510 Ω，T = 0.7 × 20510 × 0.1×10^-6 ≈ 1.436×10^-3 s，即约 1.44 ms，对应频率约 697 Hz。脉冲宽度 Tw 取充电时间：0.7 × (510 + 10000) × 0.1×10^-6 ≈ 0.736 ms。

JK 触发器部分：把 J、K 都接 1，构成 T' 触发器，每来一个时钟沿翻转一次，输出就是 555 方波的二分频。如果要求 V1、V2 相位差 90°，常见做法是两级触发器串接，取 Q1 和 Q2 组合，但那样得到的是四分频。卷面问“两个时钟发生器”，本质是同一个 555 输出经不同分频比得到两路时钟，写状态方程时按 T' 触发器处理即可：Q(n+1) = Q(n)'。

画波形时注意两点：555 输出 VO 的高电平宽度是 t1、低电平宽度是 t2，两者不相等，所以不是标准方波；JK 输出 V1 的周期是 VO 的两倍，占空比变成 50%。评分标准里波形分占大头，宁可多画两条辅助线标出 t1、t2 的边界，也不要一段波形画到底。

注意：555 的 4 脚（复位）必须接高电平，悬空会导致输出一直为低。仿真里不接也能跑，实物上十有八九不工作，这是新手最常翻的车。

3.3 双积分 ADC：分辨率定位数，时钟定采样时间，满量程定时间常数

这道题三问，是整张卷子里最像工程计算的一题。核心关系只有一条：双积分 ADC 第一次积分时间 T1 固定（计数器满量程），第二次积分时间 T2 与被测电压成正比，最终输出数字量正比于 Vi。

第一问：Vi 最大 2 V，要求分辨率优于 0.1 mV。分辨率就是 1 个 LSB 对应的电压，量化级数 N 必须满足 2^n ≥ Vi_max / 分辨率 = 2 / 0.1×10^-3 = 20000。2^14 = 16384 < 20000，2^15 = 32768 ≥ 20000，所以计数器至少 15 位。

第二问：时钟 200 kHz，采样时间 T1 是计数器从 0 计到满量程的时间，T1 = 2^n / f_clk = 32768 / 200000 = 0.16384 s，约 163.8 ms。

第三问：输出电压最大值 5 V，Vi 最大 2 V，积分时间常数 τ = RC。由 Vo_max = (Vi_max / τ) × T1 反解：τ = Vi_max × T1 / Vo_max = 2 × 0.16384 / 5 ≈ 0.0655 s，即 65.5 ms。

这套推导的现实意义在于：T1 越长，对工频干扰的抑制越好（整数倍工频周期时干扰积分抵消），但采样率越低。数字万用表用双积分就是这个原因——它要的是 50 Hz 干扰下的稳定读数，不是速度。选型时把这句话想清楚，就不会拿双积分去做音频采集。

4. 设计题落地：74LS153 实现逻辑函数与十三进制计数器自启动

设计题 24 分，两道题分别是 10 分和 14 分，评分标准把每一步都拆开了，说明出题人看重的是过程而不是最终电路图。这一章按评分点顺序给出可照着走的流程：先用数据选择器把组合逻辑实现出来，再用 JK 触发器把时序逻辑设计出来，最后单独留一步做自启动检查。

4.1 用双 4 选 1 扩展成 8 选 1：地址位怎么分，数据端怎么定

74LS153 内部是两个独立的 4 选 1 数据选择器，共用地址输入 A1、A0，各自有低有效的使能端 1G、2G，输出 Y1、Y2。要实现的逻辑函数卷面在文本版里没有保留完整表达式，但评分标准写得很清楚：写出最小项之和的标准形式（3 分）→ 扩展成 8 选 1（2 分）→ 确定 A3A2A1 及 D0～D7（3 分）→ 画逻辑图（2 分）。也就是说，函数是三个变量的，需要用一片 74LS153 扩展成 8 选 1 来实现。

扩展思路：把高位地址用作“片选”，低位地址接两片共用的 A1、A0。

具体步骤：

1. 把逻辑函数写成三变量最小项之和 F = Σm(...)。
2. 按 A2A1A0 从 000 到 111 排列真值表，最小项出现填 1，否则填 0。
3. 前四个最小项对应 D0～D3，后四个对应 D4～D7；每个 Di 直接等于真值表对应行的输出值，因为三变量函数用 8 选 1 是全程译码，数据端只接 0 或 1。
4. A2 = 0 时让第一片工作（1G 接 A2 取反），A2 = 1 时让第二片工作（2G 接 A2），未选中的那片输出为 0。
5. 两片输出接一个二输入或门，得到最终 F。

举个具体例子说明数据端怎么填：若 F = Σm(0,1,3,5,6,7)，那么 D0=1、D1=1、D2=0、D3=1、D4=0、D5=1、D6=1、D7=1，地址 A2A1A0 从 000 扫到 111，输出恰好复现真值表。如果函数是四变量的，就不能全程译码，得把其中一个变量接到数据端（常见做法是让 Di 等于该变量或其反变量），这一步是拉开分差的地方。

提示：画逻辑图时把使能端的极性标清楚，1G 和 2G 都是低有效，直接接 A2 会选反。仿真里看不出来，实物上一定不工作。

4.2 十三进制计数器：状态图、卡诺图、激励方程三步走

评分标准给这道题拆了五步：状态转换图（3 分）→ 卡诺图化简得状态方程（3 分）→ 求激励方程（3 分）→ 画逻辑图（3 分）→ 自启动分析（2 分）。十四分里有十一分在推导过程，所以过程必须写全。

十三进制意味着有效状态是 0000 到 1100 共 13 个，1101、1110、1111 三个是无效态。最省事的实现方式是“四位二进制计数 + 反馈清零”：让 Q3Q2Q1Q0 按二进制自然计数，检测到 1100 时产生清零信号，把计数器拉回 0000。

状态方程按二进制计数写：

Q0(n+1) = Q0' （每拍翻转） Q1(n+1) = Q1 ⊕ Q0 （Q0 为 1 时翻转） Q2(n+1) = Q2 ⊕ (Q1·Q0) （低两位全 1 时翻转） Q3(n+1) = Q3 ⊕ (Q2·Q1·Q0) （低三位全 1 时翻转）

由 JK 激励表反推激励方程：

对照状态方程逐位取：Q0 每拍翻转，所以 J0 = K0 = 1；Q1 在 Q0 = 1 时翻转、否则保持，所以 J1 = K1 = Q0；Q2 在 Q1Q0 = 1 时翻转，J2 = K2 = Q1·Q0；Q3 在 Q2Q1Q0 = 1 时翻转，J3 = K3 = Q2·Q1·Q0。清零信号用组合逻辑产生：CR' = (Q3·Q2·Q1'·Q0')'，即只有 1100 时输出低电平，其余为高。

画图时把四个 JK 触发器的时钟端并在一起（同步计数），清零端统一由与门网络驱动。这里有个工程细节：异步清零的毛刺会让 1100 这个状态只存在几纳秒，示波器上抓不到，但逻辑分析仪能看到。如果做成实际电路，建议用同步清零或同步预置，把清零动作放到时钟沿上，避免竞争。

4.3 自启动检查：把三个无效态代回去，看几步能回环

自启动分析只有 2 分，但它是“设计是否合格”的分水岭，也是最容易只写结论不给过程的地方。做法是把 1101、1110、1111 三个无效态分别代入状态方程，算出次态，看是否在有限个时钟内进入有效环。

按上面的二进制计数方程，1101 → 1110 → 1111 → 0000，三步就回到有效循环的起点。也就是说，无论上电时触发器随机落在哪个状态，最多三个时钟周期后一定进入 0000～1100 的有效环。

写成卷面答案就是一句“能自启动，因为无效态 1101、1110、1111 在三个时钟内依次进入 0000，未形成孤立循环”。这句话背后的推导必须写在草稿上，阅卷时只看结论是要扣分的。

注意：如果用的是异步反馈清零，1101 到 1111 这段路径其实被清零信号短路了，自启动论证要按“清零后回到 0000”来写，不能照抄同步设计的推导。

5. 避坑与排查：批改这份卷子时最容易翻车的五个点

这张卷子的评分标准细到每一步给几分，翻回去看，扣分集中的地方非常固定。下面五条是按“现象 → 原因 → 解决”整理的，每一条都能在卷面找到对应的扣分点，也可以当成自测清单用。

5.1 现象：BCD 码题选了 10000000；原因：把编码当进制转换；解决：按十进制位分组

128 转 8421BCD 得到 0001 0010 1000，选 B。选 A 的人是先做了十进制转二进制，得到 10000000，正好对上选项，于是直接落笔。这类错误的根源是把“编码”和“进制”当成一件事：BCD 是人为规定的映射，不是数值等价。解决办法很机械——看到 BCD 三个字，先在草稿上把十进制数的每一位单独写出来，一位一行，再逐行填四位码，最后拼接。小数点的处理同理，点两侧独立分组，不跨组进位。

5.2 现象：扇出系数算出 20；原因：只算高电平侧且单位没统一；解决：两侧都算取小

10 mA 除以 1 mA 得 10，0.4 mA 除以 20 μA 得 20，正确答案是 10。算出 20 的人通常只看了 IOH 和 IiH 这一组，或者把 20 μA 当成 20 mA 除。排查步骤固定三步：先把所有电流换成同一单位（建议统一用 mA），再分别算低电平和高电平两个方向的比值，最后取最小值。工程上还要再乘 0.7～0.8 的降额系数，尤其是带长走线或多负载的场景。

5.3 现象：555 周期算成 1.1RC 或脉宽取放电时间；原因：单稳态与多谐振荡器公式混用；解决：先判电路类型再套公式

0.7 和 1.1 是两个不同电路的系数：多谐振荡器用 0.7(R1+2R2)C，单稳态用 1.1RC，施密特触发器构成的多谐振荡器又是另一套。卷面这道题 555 的 2、6 脚接在一起，是标准多谐振荡器接法，所以用 0.7 那组。脉宽 Tw 取充电时间 t1，因为输出高电平对应电容充电。判断电路类型的方法很简单：看 2 脚和 6 脚是否短接、7 脚是否接在两个电阻之间，短接就是多谐。把这三个接法记成一张图，比背公式可靠。

5.4 现象：自启动只写“能”不写过程；原因：把分析题当判断题；解决：列出三个无效态和次态

评分标准里自启动占 2 分，阅卷时看到只有结论、没有无效态代入过程，这两分基本拿不到。规范的写法是三行：无效态有哪些、每个的次态是什么、几步进入有效环。更进一步，如果设计里有异步清零，还要说明清零信号什么时候动作、会不会把无效态直接短路回零。做实际项目时这套检查同样必要：上电瞬间触发器状态是随机的，不做自启动设计，电路可能卡在死循环里，复位键按十次才有一次正常。

5.5 现象：双积分 ADC 位数算成 14 位或直接写 20000；原因：忘记取 2 的整数次幂；解决：找夹住 20000 的两个 2 的幂

Vi_max / 分辨率 = 20000，这是需要的量化级数下限，不是位数。位数必须是整数，且要满足 2^n ≥ 20000，2^14 = 16384 不够，2^15 = 32768 够，所以是 15 位。常见的第二种错误是把分辨率当成“总误差”，忽略了量化误差本身还有 ±0.5 LSB 的余量，工程上一般按 2^n ≥ 2 × Vi_max / 分辨率 留一档。第三种错误是 T1 的计算用错时钟周期，把 200 kHz 当成 200 kHz 的角频率，量纲直接崩掉，检查方法是每一步都把单位写出来。

6. 用三行脚本给答案做交叉验证：把计算题变成可复算的模板

复习到最后阶段，真正提分的不是再刷一套卷子，而是把易错的计算题变成几行能跑的数。我习惯把 BCD 转换、扇出系数、555 参数、双积分位数这四类写成一个小脚本，输入换一组参数就能验算，错在哪一步一眼能看出来。

# 四类客观题参数的自检脚本，换参数即可复用 def bcd(n_str): # 逐字符映射，小数点单独保留，不做数值运算 return " ".join("." if c == "." else format(int(c), "04b") for c in n_str) def fanout(iol, iil, ioh, iih): # 统一到 mA，两个方向取小 return min(iol / abs(iil), abs(ioh) / iih) def t555(r1, r2, c): # 多谐振荡器：周期与充电脉宽，单位欧姆/法拉/秒 t = 0.7 * (r1 + 2 * r2) * c return t, 0.7 * (r1 + r2) * c, 1 / t def adc_bits(vmax, lsb): # 量化级数向上取到 2 的整数次幂 n = 1 while 2 ** n < vmax / lsb: n += 1 return n print(bcd("128")) # 0001 0010 1000 print(fanout(10, 1, 0.4, 0.02)) # 10.0 print(t555(510, 10000, 0.1e-6)) # 约 (1.436e-3, 0.736e-3, 696.6) print(adc_bits(2, 0.1e-3)) # 15

bcd里用字符串逐字符处理而不是先转 int，是因为带小数点的数直接转数值会丢位；fanout里 abs 和除法顺序要对，先取绝对值再除，否则负数会把结果带偏；t555返回三个值，方便直接和卷面答案对；adc_bits用循环而不是 log2 再取整，是为了避开浮点误差在 2 的整数次幂边界上算成 14.9999。四条都跑通，说明这四类题的公式记忆是可靠的，剩下的就是画波形的手感。

从那以后我每次做时序设计题，都强制先写状态表再画波形，自启动检查一律列全无效态，绝不写“显然能自启动”。这两条习惯让我在分析题上少丢的分，比多刷十套卷子都多。希望帮到你。

本文还有配套的精品资源，点击获取