企业官网建设流程全解析

做了几年开关电源，前端PFC这块算是我踩坑最多的地方。很多时候原理图看着没问题，一做EMC测试或者一测THD就翻车；拓扑选型、环路设计、和后面DC-DC的配合，每一步都藏着不少看不见的细节。这篇文章我把从拓扑选型到数字控制落地，再到量产工艺中跟功率因数校正(PFC)相关的实战经验整理出来，重点围绕几个在实际项目里反复被问到的点：四开关Buck-Boost单级PFC怎么设计、PFC电压环传递函数怎么算、PFC和LLC电路怎么联动、基于TMS320F28022TT的图腾柱PFC怎么做，以及PFC模块里的银浆印刷工艺怎么控制。做服务器电源、充电桩、工业电源或者高功率适配器的工程师，应该都能从中找到点有用的东西。

1. 为什么电源必须加PFC：谐波污染、无功损耗与标准红线

先聊一个最基础但也最容易被低估的问题：PFC到底在解决什么。

1.1 功率因数不等于cosφ：被整流桥"扭曲"的电流

大多数人对功率因数的第一反应是cosφ，但那是线性负载下的概念。接在电网上的开关电源前端几乎都有一个整流桥加一个大电容，电容只在电压峰值附近的一小段时间里被充电，输入电流呈现窄尖峰脉冲形态。这个时候电流严重失真，功率因数不再是单纯的相位问题，而是变成：

PF = P / S = (U×I1×cosφ) / (U×I) = (I1/I)×cosφ

这里I1是基波电流有效值，I是总电流有效值。I1/I叫失真因子，cosφ叫位移因子。整流桥加电容这种电路，实测PF往往只有0.5~0.65，也就是说有一小半的视在功率是"虚"的，电流谐波会把配电容量白白吃掉。

拿个生活化的类比来说：一条水管里流的本来是干净的水，你在中间装了个只能短时间开大阀门的机构，水一下子涌出去，水厂按平均流量供不上，按峰值流量配又浪费，管道里还咚咚响。电网对谐波电流的态度就是这个感觉——需要你均匀取电，你却只在电压峰值附近猛抽。

1.2 谐波电流的破坏力不只是"效率低"

三次谐波是零序性质，会在中性线上直接叠加。三相四线系统里，三台单相电源的3次谐波在中性线上不是抵消而是相加，中性线电流甚至可能超过相线电流，这在数据中心和办公楼配电里出过不少火灾隐患。

谐波还会让配电变压器损耗上升：谐波频率下铁损铜损都增加，变压器实际能带的负载就得降额；无功补偿电容组与系统电感在特定谐波频率下谐振，可能造成电容炸裂；精密的计量设备、保护继电器也可能误动作。这些后果都不是纸上谈兵，我在一个实际项目里就见过工厂一条产线上数十台变频器叠加谐波，结果旁边的PLC频繁死机，最后整改加装了无源滤波器和PFC前端才解决。

1.3 标准线：IEC 61000-3-2和GB/T 14549

做出口产品必须过IEC 61000-3-2，国内对应的是GB/T 17625.1。这个标准按设备类型分Class A/B/C/D，16A以下的单相设备主要看Class A和Class D。实际测试里，几十瓦的小功率适配器如果内部不带PFC，谐波电流几乎必超，几百瓦以上更是没戏。

Class A的限值举例：3次谐波2.30A，5次谐波1.14A，7次谐波0.77A。看着数字不小，但一台没有PFC的500W电源，3次谐波电流轻松超过1.5A甚至2A，一测就红。这也是为什么75W以上的LED驱动电源、75W以上的适配器基本都被要求加PFC——不是厂商自愿，是被标准逼的。

除了谐波标准，很多项目还有明确的PF指标要求，比如80 PLUS铂金电源要求满载PF≥0.94，欧盟的能源相关产品指令对空载损耗也有限制。做设计之前先把目标标准查清楚，别等样机做完了才发现谐波超标，那时候改拓扑可比改参数痛苦多了。

2. 拓扑选型实战：从经典Boost PFC到四开关Buck-Boost单级PFC

PFC电路形态很多，但真正在工程里大量量产的，其实就那几种。我按出现顺序和使用频率聊聊各自适合的场景。

2.1 经典CCM Boost PFC：最稳妥的"万金油"

连续导通模式(CCM)Boost PFC是绝大多数几百瓦到几千瓦电源的标准选择。结构就是Boost升压：整流桥后面接电感、二极管、开关管，输出母线电压一般控制在380~400V左右。控制上用平均电流法或者峰值电流法，让电感电流平均值跟随输入电压波形。

选它主要是因为这几点：电流连续，开关管和二极管应力相对可控，EMI好处理；控制芯片选择极多，UCC28180、ICE3PCS01、NCP1654这些都是大量验证过的成熟方案；输入电压范围90~264V都能工作。缺点也很明确：它只能升压不能降压，输入电压低于输出母线电压的时候才正常；输入整流桥始终在低压大电流通路上，那个二极管压降在低输入电压下占的损耗比例不小。

我在500W~3000W的电源里基本无脑用这个拓扑，设计资料多、参考设计多、年轻人上手快，出问题的概率最低。如果只允许我选择一个拓扑去做一个没有特殊要求的PFC，我选CCM Boost。

2.2 CRM/BCM Boost PFC：中小功率的"节能小钢炮"

临界导通模式(Boundary Conduction Mode / Critical Conduction Mode)的Boost PFC，在输入电压过零附近频率升高到最高，在电压峰值附近频率降下来，变频工作。核心优势是可以用谷值开通让开关管实现准谐振软开关，开关损耗小，电感可以做得更小。缺点也明显：电流纹波大，EMI滤波更难做；频率变化范围宽，电感磁芯设计要按最低频率来留余量；在大功率下电流峰值高，导通损耗吃不消。

CRM Boost PFC通常用在75W到300W这一段，典型如PFC芯片L6562系列、TEA1916T搭配的PFC部分。做LED电源和笔记本适配器的时候，这个拓扑是热门选择，成本低、零件少、效率也不错。

2.3 无桥PFC与图腾柱PFC：砍掉整流桥的效率之争

传统Boost PFC的输入整流桥在电流通路里串了两个二极管压降，1kW级别的电源按90V输入算，那两个二极管造成的损耗可能超过15W，折算效率下降一两个百分点。无桥PFC的思路就是把这个整流桥干掉，让电流直接通过开关管和电感的组合完成"整流+Boost"功能。

图腾柱PFC是无桥拓扑里最典型的形态：四个开关管，两个高频开关管负责PWM斩波，两个工频开关管负责按输入电压极性换向。图腾柱在CCM模式下效率很高，尤其是用氮化镓(GaN)开关管之后，1kW级别能做到99%以上的PFC效率，这在服务器电源和车载充电机里非常有吸引力。后面第五章我会专门讲基于TMS320F28022TT的数字图腾柱设计，那里再展开。

2.4 四开关Buck-Boost单级PFC：宽压升降压场景的特殊解

四开关Buck-Boost这个名字听起来复杂，其实电路就是一个H桥中间夹一个电感：Q1/Q2构成一个半桥，Q3/Q4构成另一个半桥，电感接在两个半桥的中点之间。控制Q1/Q2做Buck半桥，Q3/Q4做Boost半桥，或者反着来，就实现了升降压功能。它的输出极性和输入同极性，四个开关管都带体二极管，通过控制策略可以是Buck模式、Boost模式或者Buck-Boost混合模式。

这个拓扑用在单级PFC里的价值在于：输出既可以低于输入峰值也可以高于输入峰值，输入电压范围做得很宽（比如85V到265V全覆盖）时，不需要像Boost那样抬高母线；同时它单级完成PFC和电压变换，省掉了一级变换，在追求功率密度和成本的场合很划算。典型应用比如宽范围输出的USB PD充电器、车载充电器、光伏优化器、电池充电器。

具体到控制上，四开关Buck-Boost单级PFC通常工作在电感电流临界模式(CRM)，这样天然有PFC效果，还能实现谷值开通，开关损耗小。正半周和负半周各有两个开关管参与高频动作，控制逻辑比Boost复杂很多：输入电压大于输出电压时走Buck路径，输入电压小于输出电压时走Boost路径，切换点附近两种模式交替，电感电流控制需要做模式平滑切换，否则电流会畸变。另外一个容易忽略的问题是这个拓扑电感两端都是开关节点，对电感的寄生电容和EMI更敏感，PCB布局上功率回路必须非常紧凑。

我个人的选型决策表大致是这样的：

2.5 关于"PFC和LLC电路"的固定搭档逻辑

现在主流的高效率电源架构基本都是两级：前级PFC把交流整成稳定的高压直流（通常是380~400V），后级LLC谐振变换器负责隔离和降压，得到目标直流电压。前级和后级的职责划分很清楚：

PFC负责的是让输入电流正弦化，PF做高、THD做低，同时把母线电压稳住；LLC负责的是把母线高压高效地转换成隔离的低压大电流输出。这两级之间有母线电容作为能量缓冲，所以PFC的动态响应可以慢一点，LLC的动态响应必须快。LLC靠频率调制工作，在谐振点附近效率最高，所以设计时要让它在主工作点尽量贴近谐振频率。PFC的输出电压要稳定，不能让母线电压波动太大，否则LLC的增益工作点会偏移，导致效率下降甚至失控。

很多刚入行的工程师把PFC和LLC当成两个独立模块分别设计，最后联调时出现启动时序冲突、母线过冲、动态响应互相干扰之类的问题。实际上PFC和LLC必须放在一起做系统设计，后面第四章我会详细讲联动设计。

3. 电压环传递函数与控制带宽：PFC能否稳定的底牌

PFC的控制是整个设计里理论要求最高的一块。很多人在环路上吃亏：有的PFC在满载时电压环啸叫，有的PF和THD指标怎么调都差一点，根子往往都是没有真正理解电压环的小信号模型和带宽选择逻辑。

3.1 双环架构：内环控电流，外环控电压

PFC控制的基本架构是电流内环加电压外环。电流内环不管输入电压波形长什么样，强制电感电流跟随一个正弦参考值；电压外环负责维持输出电压稳定，输出一个慢变的误差信号来调制电流参考的幅值。这样输入电流自然就是正弦的，因为电流参考是从输入电压取样得到的馒头波。

电流环带宽可以做到几kHz到几十kHz，它管的是每个开关周期内的电感电流跟踪精度；电压环带宽必须压得很低，一般10~20Hz，它管的是输出母线电压的整体稳定。这两个带宽的悬殊差距不是随便定的，是PFC能工作的前提。

3.2 恒功率负载模型与输出极点

电压环的控制对象不是单纯的"输出电容加电阻"。PFC后面接的通常是一个DC-DC变换器，对前端PFC来说，这个负载是恒功率负载：输入功率基本恒定，母线电压升高时等效输入电流反而下降，呈现负阻抗特性。负阻抗会让系统更不稳定，这也是电压环不敢做快的原因之一。

只考虑PFC自身的输出阻抗时，从电压环看进去，对象是输出电容和等效负载电阻的并联。等效负载电阻Ro=Vout²/P，电容Co与这个电阻构成一个极点：

ωp = 2 / (Ro×Co)

这个极点频率不是固定的，它随负载变化，满载时Ro最小，极点频率最高。拿一个实际的算例：输出385V、功率1kW、母线电容470μF，满载等效电阻Ro=385²/1000=148Ω，极点频率fp=2/(2π×148×470e-6)≈4.6Hz。空载时Ro趋向无穷大，极点向原点移动，所以电压环补偿设计必须以满载极点位置为设计基准，同时保证空载也能稳定。

电压环开环传递函数可以近似写成：

Gvc(s) = G0 / (1 + s/ωp)

这里的G0包含采样分压比、环路增益等折算。设计补偿器时把一个零点放在这个极点附近甚至略低的位置，把中频增益抬起来，让穿越频率落在10~20Hz。

3.3 一个可落地的电压环补偿计算示例

假设PFC输出385V、功率1kW、母线电容470μF，满载极点约4.6Hz。设计目标：电压环穿越频率fc=15Hz，相位裕度≥45°。

步骤大致如下：

1. 先测或者仿真得到原始环路在15Hz处的增益和相位。原始对象在4.6Hz之后以-20dB/dec下降，15Hz时的增益基本由G0和4.6Hz极点共同决定，相位约-90°到-100°。
2. 用一个type-II补偿器（一个零点、一个极点）把15Hz处的增益抬到0dB，零点放在2~3Hz左右用于抵消输出极点的影响，高频极点放在100Hz以上滤掉开关噪声。
3. 补偿后15Hz处相位裕度一般能做到50°以上。

控制芯片平均电流模式的电压误差放大器通常外置RC网络，可以按Type-II补偿器的阻容参数直接计算。数字PFC里就是把这套模拟补偿转成离散域的PI或PID，再加上一个低通滤波。无论是模拟还是数字，核心原则不变：带宽不超过20Hz，相位裕度留足。

3.4 为什么电压环带宽必须压这么低：100Hz/120Hz纹波的连锁反应

这是一个被反复问的问题：既然电压环带宽做高能让动态响应更快，为什么不把穿越频率做到几百Hz甚至1kHz？答案是母线电压上天然叠着一个100Hz（欧洲/中国电网是100Hz纹波，美国/日本等60Hz电网是120Hz纹波）的二次纹波，这是PFC的物理属性——输出功率是正弦变化的两倍频，瞬时功率必然在零和两倍峰值之间波动，母线电容没法完全滤平。

如果电压环带宽到达了这个纹波频率，电压误差放大器就会把这个100Hz纹波放大并叠加到电流参考幅值上，电流参考本身就被二次谐波污染了，输入电流会产生3次、5次谐波，THD直线恶化。实测中电压环带宽从10Hz提到50Hz，THD可能从3%劣化到8%以上，PF也下滑。所以PFC电压环带宽做低不是能力不足，是有意为之，目的就是把100Hz纹波挡在环路之外。

3.5 电流环设计的两个要点：采样与斜坡补偿

电流内环在CCM平均电流模式下采的是电感电流平均值，电流误差放大器保证每周期内平均电流跟踪正弦参考。硬件上要注意电流采样的滤波电容不能太大，否则相移大、跟踪变差；数字控制里要注意ADC采样时刻，尽量放在PWM周期中点或者谷底，避开开关管的导通边沿附近，否则采样到的全是振铃噪声。

峰值电流模式需要加斜坡补偿，否则占空比大于0.5时会出现次谐波振荡。补偿斜率一般取电感电流下降斜率的一半到三分之一。这个坑我见不少人踩过：一上电电感啸叫，电流波形半个周期大半个周期小，就是斜坡补偿没加够。

4. 前端PFC与后端LLC的联动设计：母线电容、保持时间与动态响应

PFC和LLC这对组合，设计时必须当成一个系统来思考。前面提过，两者靠母线电容相连，母线电容既是PFC的输出滤波电容，又是LLC的能量来源。这个双角色属性决定了很多设计参数要两边兼顾。

4.1 启动时序：先PFC后LLC的必然顺序

很多故障其实都出在启动时序上。上电瞬间，母线电容电压从零开始，如果PFC一开始就满占空比工作，会形成一个极大的浪涌电流，整流桥、软启动电阻、保险丝都可能扛不住。所以标准做法是：

1. 上电后先经过预充电阻（NTC或者继电器并联的电阻）给母线电容缓慢充电；
2. 当母线电压充到一定值（比如交流电压峰值的80%），电压环再闭环启动，PFC软启动输出，母线电压从预充电平平缓爬升到400V；
3. 母线电压稳定后，再给后端LLC发使能信号，LLC的软启动时间一般在几毫秒到几十毫秒，防止输出电容短路一样的浪涌；
4. 整个过程中任何一级发生故障，另一级必须立刻收到保护信号关断。

数字电源里这些时序逻辑都在DSP或MCU里做，别忘了在软件里加每一步的超时检测。比如PFC电压在2秒内没爬升到目标值，应该判启动失败而不是一直空转。

4.2 母线电容取值：保持时间是一条硬指标

母线电容的大小直接决定保持时间(holdup time)和输出电压纹波。保持时间的定义是：交流断电后，电源在输出掉出规格范围之前还能维持多久，很多服务器电源要求至少12ms，普通工业电源标准是16~20ms。

计算公式：

t_hold = C × (Vnom² - Vmin²) / (2P)

其中Vnom是母线标称电压，Vmin是后端DC-DC能正常工作的最低母线电压，P是输出功率。举个例子：母线400V，LLC最低工作电压330V，输出功率1000W，要求保持时间16ms，需要的电容就是：

C = 2×P×t_hold / (Vnom² - Vmin²) = 2×1000×0.016 / (160000 - 108900) = 32 / 51100 ≈ 626μF

这个容量和成本都不小，如果要求20ms就得700多μF。可以看出来，保持时间的每一项都直接叠加在电容成本上，所以需求评审时一定要和客户确认清楚：这个16ms到底谁提的，有没有依据，是不是可以放宽到10ms。

4.3 动态负载下的电压跌落与环路博弈

后端LLC从母线取功率，本质上是一个恒功率负载。当输出负载瞬间从轻载跳到满载时，LLC立刻从母线抽取大电流，但PFC的电压环带宽只有几十Hz，根本无法在毫秒级时间尺度上补充能量，所以母线电容是唯一即时能量来源。这一瞬间母线电压会明显跌落，然后PFC电压环在几十毫秒内慢慢把电压拉回。

应对方案有几个层次：

• 加大母线电容，直接提高能量缓冲能力；
• 给PFC电压环做负载前馈，检测到后端负载增加时，PFC电流参考幅值立刻抬升，不等母线电压掉下去才反应；
• 后端LLC加功率限制或者缓启动，避免瞬时抽取电流过尖；
• 在数字方案里可以把PFC的电压环带宽在动态时临时放宽，动态结束后再收回来，但要小心别把100Hz纹波放进去。

4.4 轻载和待机：两级联动的效率难题

轻载时两级变换器都面临效率下降。PFC在轻载时开关损耗占比高，LLC在轻载时可能被迫进入跳周期(Burst)模式。很多高效率电源的轻载策略是：

• 极轻载时干脆关闭PFC级，令其进入待机，让LLC直接吃整流桥后的直流纹波电压工作；负载上来后再重新启动PFC。这种模式切换对PF和THD没影响，因为轻载本来对PF要求不高；
• LLC的Burst模式要做到输出纹波在规格内，同时不能有可闻噪声，频率选择要避开人耳敏感区。

待机功耗现在是被标准和认证严格限制的，很多产品要求待机功耗低于0.5W甚至0.3W，设计师必须把辅助电源的损耗也压到极低，PFC控制电路本身要能进入超低功耗睡眠状态。

5. 数字图腾柱PFC落地：基于TMS320F28022TT的采样与过零处理

图腾柱PFC在这个行业里已经是"高端高效"的代名词了，尤其是配合GaN器件以后。TMS320F28022TT这款C2000系列DSP在中小功率图腾柱PFC控制里很常见，主频60MHz，自带12位ADC和ePWM模块，性价比高，很合适做单相图腾柱PFC的控制核心。

5.1 图腾柱PFC的工作原理回顾

图腾柱拓扑四个开关管分成两组：高频桥臂Q1/Q2负责PWM斩波，工频桥臂Q3/Q4负责跟输入电压极性同步换向，每半个工频周期有一半电路高频工作、另一半为导通状态，输入整流桥完全省掉。电流路径：

输入电压正半周：Q4保持导通，Q1高频PWM，电感电流通过Q1/Q2和Q4构成的回路滤波整形；负半周：Q3保持导通，Q2高频PWM。四个管子都带反并联体二极管，高频桥臂如果用的是GaN，反向恢复损耗基本为零，这是图腾柱效率高的核心原因之一。

5.2 控制软件框架：中断节奏与环路任务分配

数字控制的软件架构和控制芯片直接相关，时间节奏必须设计好。我的做法是这样分配的：

• 主频60MHz，开关频率按100kHz，PWM周期10μs；
• ePWM周期匹配触发ADC采样，采样点放在PWM计数到零点附近，也就是电感电流的谷值中点，避开开关管导通关断边沿；
• ADC中断里执行最紧急的任务：电流环PI计算和占空比更新；
• 电压环因为带宽只需要15Hz左右，放在慢速任务或者主循环里执行，每几百个开关周期更新一次电流参考幅值就可以；
• 工频同步检测用比较器输入或者ADC采样输入电压过零，标记正负半周状态，再决定高频桥臂和工频桥臂的切换。

需要提醒的是，DSP的ADC采样窗口要留够时间，输入滤波电阻电容也要匹配好，不能让采样保持电容还没充完就开始转换，不然采集到的电压值会偏低，环路增益会因此偏差。

5.3 电压环数字实现：从连续域补偿器到离散化

第四章讲的模拟补偿器在数字域里要先离散化。典型做法是把模拟域传递函数用双线性变换（Tustin变换）转成离散域的IIR滤波器，在DSP里用级联二阶节实现。注意几个工程细节：

• 输出电压通过电阻分压后直接进ADC，分压电阻的精度和温漂直接影响母线电压控制精度，用0.1%精度、低温漂的电阻；
• 由于电压环带宽很低，采样率不用很高，但也不能太低让离散化误差过大；一般按ADC中断里每N次执行一次电压环，比如10kHz的电流环中断里每100次执行一次电压环，就是100Hz采样率，对15Hz带宽来说足够；
• 输出滤波电容处的100Hz纹波数值上可以通过软件滤波进一步衰减，比如在电压环误差信号上叠加一个100Hz陷波器，但这个方法要注意陷波器对动态响应的延迟影响，别过度使用。

5.4 过零畸变：数字控制必须处理的"物理难题"

图腾柱PFC最典型的失真就是输入电压过零附近的电流畸变。原因是过零附近输入电压很低，电感两端所能施加的伏秒数很有限，电感电流无法持续建立，加上高频桥臂换向时体二极管续流方向改变，电流波形在这个位置会瘪进去一块。畸变带来的直接后果是低次谐波（主要是3次、5次）明显增加，THD做不高。

数字控制的应对手段：

• 过零附近加一个消隐窗口：检测到输入电压小于某个阈值（比如10V）时，主动让工频桥臂换向，高频桥臂在窗口内停止PWM，让电流自然过零；
• 加前馈补偿：过零附近适当增大电流环参考的幅值或者调整占空比，补偿电感伏秒不足造成的电流塌陷；
• 工频桥臂换向时刻做相位修正，让换向点和电流过零点对齐，不要机械地按电压过零点切换；
• 调试的时候用功率分析仪看THD的逐次谐波分解，如果5次谐波突出，多半是过零畸变没消除干净。

我一直觉得过零畸变是图腾柱PFC从"能工作"到"做得好"的分水岭。很多方案实测PF能做到0.99以上，但THD始终压不到5%以下，就是把过零处理这块想简单了。

5.5 数字PFC调试顺序：永远从开环开始

数字控制的调试有一个铁律：先开环、再电流环、最后电压环，一步一个脚印。直接闭合电压环上电调试，一上来就是满功率高压，出了问题连定位都难。

1. 开环状态：给一个固定的小占空比，直流母线加低压（比如用调压器慢慢加到50V），确认PWM波形正确、电流采样方向和极性正确、母线电压能够稳定在一个点上；
2. 闭合电流环：给定一个固定幅值的电流参考，不接市电，用直流源给电路供一个模拟的"馒头波"，观察电感电流是否跟踪指令，判断电流环PI符号、增益、限幅是否合理；
3. 闭合电压环：接入市电，软启动电压环，观察母线电压是否稳定在400V，记录上电波形和动态响应；
4. 测PF和THD：用功率分析仪记录全电压范围内的指标，再针对过零、轻载、动态等特殊工况优化参数。

6. 从开发板到量产线：PCB布局、EMC对策与银浆印刷工艺

电源产品开发后半程的痛苦，往往不是电路原理，而是layout和制造工艺。我亲眼见过同样的方案，两个工程师做的PCB，一个EMC一次过关，一个反复整改三版才好。PFC这种大电流高dv/dt电路，布局的影响比原理还大。

6.1 PFC功率回路的PCB布局铁律

功率回路面积必须最小化，这是所有电源布局的第一原则。具体到PFC：

• Boost PFC的功率回路：输入整流桥、电感、开关管、输出二极管、母线电容之间的环路面积要尽量小，开关管漏极的dv/dt极高，这个环路像一个天线，面积越大辐射越强；
• 图腾柱PFC更敏感：高频桥臂和中点电感之间的寄生电感会产生较大的电压振铃，解决方法是把高频桥臂的两个开关管和母线电容摆成最小环路，甚至用多层板让正负母线叠层走线来利用层间寄生电容吸收一部分噪声；
• 驱动信号走线要远离功率回路，可以用开尔文源极连接方式把驱动回路和功率回路分开，防止共源电感把驱动波形拉坏；
• 电流采样电阻或电流互感器放置位置要避开高dv/dt节点，走差分线并加RC滤波，采样地单独走线回到控制芯片地，别跟功率电流地混在一起。

6.2 无桥拓扑的共模EMC问题

无桥PFC的共模噪声往往比传统Boost大，因为输入"地"不再像整流桥那样被钳位在输入电压上，高频开关节点和大地之间的寄生电容耦合路径更复杂。常用对策：

• 输入级加共模电感，甚至可以两级共模滤波；
• 在开关管散热器和地之间加绝缘垫片并降低散热器对地的寄生电容；
• 图腾柱方案里增加一个从母线中点接地的Y电容，给共模电流提供低阻抗回流路径；
• 开关管的dv/dt可以通过增大栅极电阻牺牲一点点效率来降低，这对EMC的改善效果立竿见影。

6.3 PFC模块中的银浆印刷工艺：从材料参数到量产一致性

最后聊一个很多人不熟悉的环节：PFC模块（尤其是功率集成模块或者陶瓷基板方案）里的银浆印刷。PFC电路的电流通路上往往需要大面积的导体图形，在陶瓷基板或者厚膜电路上，这些导体就是用丝网印刷银浆然后烧结成型的。

银浆印刷的关键工艺参数直接决定导体的电阻率、附着力和可靠性：

• 丝网目数：一般用250~325目，目数越高印刷线条越精细，但银浆透墨量减小，印出来的膜厚变薄，大电流导体的载流能力会下降；
• 刮刀参数：压力、角度、速度三者互相影响。压力太大银浆会被刮漏导致图形边缘毛刺，压力太小银浆透过不充分图形有针孔；角度一般45°~60°，速度控制在100~200mm/s，具体数值要靠印刷实验确定；
• 银浆粘度：实际生产中粘度会随环境温度和搁置时间变化，印刷前要回温并搅拌，粘度偏差会导致同一批产品膜厚不一致；
• 烘干与烧结：印刷后先低温烘干（约120~150℃）除去有机溶剂，再进隧道炉烧结，峰值温度要看银浆配方，银导体一般850℃左右，银钯浆料温度略高。烧结温度不足则银颗粒熔融不充分、电阻率高、附着力差；温度过高则基板变形甚至银层起泡；
• 烧结膜厚与方阻：PFC主功率导体的典型烧结膜厚在25~40μm，方阻约2~5mΩ/□。设计载流能力时，按电流密度换算需要多宽的印刷导线，大电流区域可能要加宽到数毫米甚至十几毫米，必要时多层印刷叠加增厚。

质量检验上，除了常规的目检和尺寸测量，还要测烧结后银层的方阻和附着力（胶带法或推拉力法）。批量生产中银浆印刷最稳的做法是固定印刷方向、固定车间温湿度、每两小时做一次膜厚抽检，把人为因素压到最低。

银迁移是厚膜银导体在潮湿偏压环境下的老问题：银离子在电场下迁移形成枝晶，可能跨过绝缘间隙造成漏电甚至短路。PFC模块如果用在潮湿低气压等严苛环境，建议选择银钯浆料或者在银导体表面加覆盖玻璃釉保护层，设计上也要避免相邻导体间有过高的电位差。

6.4 量产一致性的最后提醒

无论用什么拓扑、什么控制方案，从样机到量产之间的鸿沟都值得敬畏。同一套PFC电路，样机手工焊接和产线回流焊出来，EMC性能可能有明显差异，因为寄生参数、器件参数散布、PCB制造公差都变了。量产评审时这几个地方必须盯住：磁性元件的来料批次一致性（感量和饱和电流）、MOS管和GaN管的栅极阈值电压散布、母线电容的ESR批次差异、采样电阻的温漂。

我个人一直坚持的做法是：量产前至少做30个模块的统计性测试，不只看平均值，看重离群值，那些PF、THD、效率突然变差的个案，往往指向某一个器件或某一个工艺环节的极限问题。把这些问题在量产评审前解决掉，比上市后被动召回要划算得多。

写在最后的一点个人体会

做了这么多年电源，最大的感受是PFC从来不是孤立的一块电路，它是整个电源系统的"前端关口"：输入电流要在这里塑形，母线能量要在这里缓冲，和后面LLC的互动关系又决定了整机效率和动态性能。设计时一定要把PFC和DC-DC当成一个整体来调，而不是各自为战。

如果要再分享一个实用技巧的话：调试PFC的时候，养成把功率分析仪测量到的PF、THD、各次谐波数据存档的习惯，每改一个参数记录一次，几轮优化下来，数据对比会让你很清晰地看到参数调整的规律，远比凭感觉盲调高效。这套方法在我在做的几个项目里反复验证过，希望对正在做PFC设计的你有帮助。