企业官网建设流程全解析

第一次把LLC样机送上高压台架，我心里其实挺没底的。母线电压刚升到两百多伏，耳边啪的一声，炸管了。拆下MOSFET一看，管壳裂了，驱动板上还有烧蚀的痕迹。后来查原因，不是器件选型选错，也不是变压器绕错，而是死区时间设置太短，ZVS根本没建立起来，管子等于是在硬开关状态下被硬生生推上去的。那次之后，我把LLC谐振变换器的计算、仿真、磁件绕制、上电调试整个流程重新梳理了一遍，踩过的坑填了不少，也终于把原理和应用串成了一条线。这篇文章就是那本“踩坑日记”的整理版，适合正在做电源设计、被LLC搞得睡不着的工程师，也适合刚接触LLC想系统上手的学生。

1. 为什么LLC能火——先把软开关这件事讲透

1.1 硬开关的痛：效率死在开关动作上

要理解LLC为什么是当前电源圈的主流拓扑，得先明白传统硬开关PWM电路在高频下有多难受。拿最常用的Buck或者反激来说，MOSFET开通时，漏源电压还没降到零，电流就开始爬升，电压和电流的交叠区域直接变成开通损耗；关断时，电流还没降到零，电压已经拉高，又产生关断损耗。频率越高，每个开关周期内的交叠损耗占比越大，整机效率就往下掉。

另一个麻烦是体二极管的反向恢复。硬开关拓扑里，同步整流管或者续流二极管在死区时间内导通，如果这时主开关管开通，体二极管里存储的少子电荷还没有完全复合，就会出现反向恢复尖峰。这个尖峰不仅是EMI噪声源，严重时还会把管子直接打穿。我在调一款反激电源时就遇到过驱动波形上叠加了几十伏的振铃尖峰，后来换成了快恢复二极管才压下去。

硬开关还有个更隐蔽的问题：容性开通。MOSFET关断时输出电容Coss上存了电荷，如果开通瞬间Vds还是高压，这部分能量就直接在管子内部耗散掉了。频率越高，这种充放电损耗越明显，所以传统PWM拓扑的频率一般不敢往1MHz以上推，几百千赫兹就已经很吃力了。

LLC把这些问题基本绕开了，靠的不是把开关过程做得更快，而是让开关动作发生时，电压和电流已经错开了相位——这就是“软开关”的核心逻辑。

1.2 零电压开通（ZVS）是怎么实现的

LLC谐振变换器的功率级结构很简单：一个半桥或者全桥产生方波，后面接谐振腔（谐振电感Lr、谐振电容Cr、励磁电感Lm），再通过变压器和整流输出。方波电压加在谐振腔上，谐振电流会带上正弦形状，关键在于这个电流和驱动电压之间存在相位差。

具体来说，只要开关频率高于谐振频率和励磁电感共同决定的某个工作点，整个谐振腔的输入阻抗呈感性。感性意味着电流滞后于电压，于是当某个管子要开通时，谐振电流还在沿着原来的方向流动，这个电流会流过对管的体二极管或者结电容，把开关管漏源之间的电压“拉”到零。等Vds降到零以后，管子再开通，就没有容性开通损耗了，这就是ZVS（零电压开通）。

我个人的理解方式是用水龙头打比方：硬开关是水管里的水还在喷，你直接用手去堵出水口，每次都被水砸得很疼；LLC是等水流方向反过来、压力卸掉之后再拧阀门，阀门本身不承力，自然不容易坏。

实际调波形时怎么看ZVS有没有建立起来？用差分探头同时看驱动Vgs和Vds波形，如果Vds在Vgs上升沿到来之前已经降到接近零，说明ZVS成立；如果Vds还挂在高位，Vgs就到了，那就是硬开通，死区或者励磁电流的设置有问题。

1.3 为什么是LLC，而不是LC或者LCC

LC串联谐振电路也能实现软开关，但它有一个明显缺陷：轻载时增益曲线很平，输出电压很难稳住，需要把频率拉到很高去降压，频率范围一旦设计得过宽，磁性元件和驱动电路都很难做。

LLC比LC多了一个励磁电感Lm，它参与低频段的谐振，形成了两个谐振频率：高频段由Lr和Cr谐振决定，低频段由Lr加Lm与Cr谐振决定。这样增益曲线在谐振频率附近会有一个比较高的峰值，而且随着负载变化，曲线形态变化明显，可以在较宽的输入电压和负载范围内调节输出。简单说，LLC既保留了串联谐振的软开关能力，又解决了调压范围窄的问题。

另外LLC在低于谐振频率工作时，次级二极管电流会断续或者临界连续，整流二极管可以实现零电流关断（ZCS），反向恢复问题大大减轻。这一点在输出高压、二极管应力大的场合尤其有价值，比如48V输出的服务器电源。

明白了LLC为什么好用，接下来就是怎么把参数算出来。这一步也是最容易出错的地方，尤其是在变压器匝比、K值和Q值这几个参数上，取值一旦偏离合理区间，后面调试会非常痛苦。

2. 开工前先把变压器算明白——匝比、K值、Q值到底怎么定

2.1 匝比不是拍脑袋定的，先从稳态公式推

半桥LLC的变压器匝比，大多数人会用一个简化公式：n = (Vin_nom / 2) / (Vout + Vf)。这个公式本身的逻辑是把正常工作点放在谐振频率附近，让增益约等于1。举个例子，前级PFC输出母线电压典型值390V，半桥中点得到的方波幅度就是195V左右，目标输出48V，整流管压降按0.6V算，那么n = 195 / (48 + 0.6) ≈ 4.01，取整就是4:1。

但这个公式只是起点。匝比真正的影响在于增益范围：输入电压最低、负载满载时，变换器需要最大的增益；输入电压最高、负载轻载时，需要最小的增益。如果匝比取得偏大，低压输入时需要很高的峰值增益，可能够不到；如果匝比偏小，高压输入轻载时频率要拉到很高才能把增益压下去，频率范围又不够。所以算完初值以后，一定要验算增益范围。

增益的表达式是这样的：

• 最小增益 M_min = n * (Vout_min + Vf) / (Vin_max / 2)
• 最大增益 M_max = n * (Vout_max + Vf) / (Vin_min / 2)

设计时一般要求M_max不超过峰值增益的85%~90%，留出余量应对动态响应和参数偏差。我在做一款输出功率750W的48V电源时，PFC母线范围是380V到420V，算出来理论M_max只有1.06左右，看起来不大，实际上考虑到满载时母线电压跌落、变压器漏感公差、谐振元件误差，余量必须留够。后来我把匝比微调到3.9:1，给了M_max大概1.12的余量，满载动态响应才不再掉压。

2.2 K值和Q值：LLC设计里最容易被误解的两个字母

K值定义为Lm/Lr，也就是励磁电感和谐振电感的比值。这个值决定了励磁电流的大小，而励磁电流正是实现ZVS的能量来源，但励磁电流本身不传递能量到次级，只会带来原边的导通损耗。K值取小了，Lm小，励磁电流大，ZVS容易实现但损耗高；K值取大了，Lm大，励磁电流小，效率好看，但峰值增益下降，满载时可能进不了ZVS。

实际工程里K值一般取3到7这个区间。输入范围窄、增益要求不高的场合可以往大取，比如PFC后级母线稳定时，K取5甚至6问题不大；输入范围宽，或者要求宽负载范围恒功率输出时，K要往小取，比如2.8到4。

Q值在FHA基波近似法里等于特征阻抗除以等效负载电阻，数学形式是Q = sqrt(Lr / Cr) / Rac，其中Rac是折算到原边的等效交流电阻。Q值直观反映的是负载轻重对谐振腔的影响：满载时Q大，轻载时Q小。Q取值和峰值增益直接相关，Q越大，峰值增益越小，满载时越容易出现增益够不到的情况。

经验上看，满载Q值取0.3到0.5是比较稳的区域。Q取0.3附近，增益余量充足，但谐振电流偏大，满载效率会受一点影响；Q取0.5附近，磁性元件利用率高，但峰值增益下降，动态响应时容易进入容性区。我自己的习惯是先定K，再根据最大增益从增益曲线反查出最大允许Q，然后把实际Q取到最大允许值的80%左右，这样既能拿到较高的效率，又不会让增益余量透支。

2.3 增益曲线和感性区、容性区的判断

LLC的增益曲线是设计时的地图。横轴是归一化频率fn（开关频率除以谐振频率），纵轴是增益M。不同Q值对应的曲线簇里，所有曲线都有一个峰值，峰值左侧是容性区域，右侧是感性区域。正常工作必须始终在感性区。

为什么容性区不能待？因为工作在容性区时谐振电流超前于电压，管子开通瞬间电流方向已经反了，体二极管或者MOSFET沟道要承受硬性的电压换向，不仅效率骤降，还很容易炸管。我遇到过一次比较诡异的现象：满载时波形正常，半载时频率往上跑，居然跑到了容性区，管子温度飙升。后来用增益曲线一对照，发现是最小增益取值太低，频率上限设得太保守，轻载时频率被限制住，无法沿曲线回到高增益区，于是频率控制环路振荡，工作点滑进了容性区。

所以设计完成之后，强烈建议把增益曲线画出来看一眼再动手绕变压器。用Excel就能做，把公式列好，以fn为横轴、Q为参数画一簇曲线，然后把M_min和M_max画两条水平线，确认最大满载工作点落在感性区且离峰值有距离。这一步看着简单，能省掉后面大量排障时间。

网上的LLC在线计算器可以用，很多参数能快速给出一组初始值，但要注意绝大多数在线工具基于FHA基波近似法，输入电压范围、最小增益、死区时间这些边界条件的处理方式和你的工况不一定一致。我拿计算器的结果绕过一版变压器，结果满载频率落点和计算值差了10%以上，后来还是回到手算加扫频验证。

3. 磁元件绕制才是LLC的灵魂——漏感、气隙、三明治绕法的坑

3.1 谐振电感外置还是用漏感，这是一个量产问题

LLC的谐振电感Lr可以单独做一个电感，也可以直接利用变压器的漏感。很多低成本方案鼓吹用漏感集成，少一个磁件，省成本省面积。但这个选择在量产时可能会坑你。

漏感的大小取决于绕组结构和层间距离，哪怕是同一个变压器厂，不同批次的三明治绕法漏感一致性也可能差出15%以上。漏感直接参与谐振，漏感变了，谐振频率就变了，满载工作点也跟着偏。我自己做第一款300W样机时图省事，用了漏感集成方案，实验室里调得很好，效率96%以上，等到小批量试产时，同一套参数在不同变压器上满载频率差了快20kHz，其中一部分机子在满载时增益不够，输出电压掉了0.5V。后来还是改成了外置谐振电感，用ER磁芯单独绕一个，一致性马上回来了。

外置电感也有代价：多一个磁件，多一份损耗，PCB面积多一块。如果做全桥LLC大功率，外置电感通常还是首选，因为原边电流大，漏感充满不确定性，不如单独设计一个可调气隙的电感来得稳。

3.2 漏感怎么控、气隙怎么磨

如果坚持用漏感方案，绕组的层间距离是关键变量。三明治绕法（初级分两层，次级夹中间）耦合好，漏感小；初、次级分层分槽绕，耦合松，漏感大。想通过结构精确控制漏感，设计时最好先绕一版，用LCR表测量，再根据偏差调整绕线宽度或者层间绝缘厚度。

气隙对励磁电感Lm的控制也很关键。LLC要求Lm比较小（相对常规变压器而言），通常需要开气隙来降感值。开气隙之后磁芯的窗口利用率和损耗特性都会变化，气隙附近的边缘磁通会在绕组里感应出涡流，导致绕组局部发热。所以气隙不要一口气磨到位，磨一点测一点，磨过头就麻烦了。

我踩过的一个具体坑：为了把Lm从500μH降到350μH，我把磁芯中柱磨得太狠，结果电感量到了320μH，只好在磁芯间加了一层胶带垫高气隙，勉强拉回到350μH附近，但磁芯的实际损耗已经比原始状态大了不少，温升多了十来度。后来学乖了，开气隙直接用研磨机小步进操作，每次磨0.05mm，测量后决定是否继续。

3.3 线径、趋肤效应和绕制细节

LLC的工作频率通常在几十千赫兹到几百千赫兹。100kHz时，铜的趋肤深度大约是0.21mm，也就是说单根漆包线的直径超过0.4mm左右的时候，电流就会集中在导线表面，中心部分基本闲置，直流电阻看着不大，交流电阻却能翻好几倍。

所以高频变压器的绕组不能图省事用粗漆包线。我第一版变压器用0.5mm的漆包线绕初级，满载运行半小时，变压器温度轻松破90℃，后来换成0.1mm×100股的利兹线，温度直接降了十几度。利兹线的问题是绕制时容易散股，浸漆或者用绝缘胶带固定时要格外小心。

绕组排布上，初级绕在里面、次级绕在外面，耦合会好一些，次级散热也直接，但初级到磁芯的寄生电容会变大；反过来初级在外层，寄生电容小，但耦合变差、漏感变大。没有绝对最优，得看你的EMI要求和漏感目标去权衡。另一个细节是绕组的起始端和结束端要尽量远离，否则跨接电压会在两层绕组之间形成分布电容，高频时产生共模电流，EMI测试不过关很大一部分原因就在这里。

3.4 磁芯选型与Bmax的再认识

LLC变压器选磁芯时，很多人沿用反激的AP法去估算，但反激的Bmax一般按0.25T到0.3T设计，LLC不行。LLC工作在正弦激励下，磁芯损耗（铁损）占比很高，Bmax取0.3T时，磁芯损耗已经大到无法接受。我实测过PC40材质在100kHz、0.25T下的单位损耗，比0.15T高出好几倍，温升根本压不住。LLC变压器Bmax一般控制在0.15T到0.2T以下，具体看磁芯材质和工作频率，PC95这类低损耗材料可以适当放宽一点。

磁芯材质优先选PC44、PC95这类高频低损耗铁氧体，而不是普通的PC40，尤其是频率超过150kHz以后，差别非常明显。关于三相LLC谐振变换器，那是更大功率场景（储能、充电桩）的方向，控制逻辑和相位关系比半桥复杂得多，但磁性元件设计的底层逻辑和本文讲的是相通的——漏感、磁芯损耗、绕组结构，这些基本功打扎实了，往后升级到三相LLC也会轻松很多。

4. 上电最容易炸管的环节——控制时序、死区与满载轻载行为

4.1 上电流程：顺序错了就是炸管现场

LLC样机第一次上电，我的建议是别直接接额定母线。先把控制芯片的供电单独接上，用示波器看驱动波形：上下管驱动是否有足够的死区、是否有直通、频率是否从最高频开始往下扫。确认驱动正常后，再接主功率，母线用调压器逐渐加压，同时用限流电阻串联在母线上，万一有问题，限流电阻还能把故障电流限制住。

这里有个容易被忽略的点：LLC的软启动一定要从最高频率开始。最高频率对应最低增益，输出电压从零慢慢建立。如果你把启动频率设定在谐振频率附近甚至更低，最开始的那几个开关周期很容易让工作点落在容性区，管子瞬间就炸。我在实验室里炸掉的那台样机，就是因为软启动起始频率设在了1.2倍谐振频率，母线电压一高，启动瞬间频率冲不进安全区域，直接硬开通。

软启动的步进也不能太急。频率从最高点往下降，如果每一步降的幅度太大，输出电压会阶梯式上冲，而LLC的输出电压在谐振频率附近对频率变化很敏感，一步降过头可能就从感性区翻到容性区了。稳妥的做法是让软启动持续几十毫秒，频率从1.5到2倍谐振频率缓慢降落。

4.2 死区时间：ZVS是否成立的分水岭

死区时间是LLC调试里最微妙的一个参数。设置太短，开关管结电容来不及放电，Vds还没降到零驱动就来了，ZVS变成hard switching；设置太长，死区期间体二极管长时间导通，反向恢复损耗增加，还可能引起桥臂直通风险。

ZVS对死区时间的下限有一个粗略估算公式：t >= 2 * Coss * Vds_off / I_Lm_peak，其中Vds_off是关断时的漏源电压，I_Lm_peak是励磁电流峰值。从这个公式可以看出，Coss越大，需要的死区越长；励磁电流越大，给结电容放电越快，死区可以越短。这也是为什么K值不能取得太大的原因之一——Lm太大，励磁电流太小，死区时间不够用。

调试死区最直接的方法是看波形。把Vgs和Vds叠加在示波器上，如果Vds在Vgs上升沿前已经完全落到零，说明死区够了；如果Vds在上升沿时还有几伏甚至几十伏，说明死区不够或者励磁电流不足。我调一款全桥LLC时，发现原边管子的ZVS很勉强，Vds开通前还剩十几伏，后来把死区从200ns调到350ns，波形立刻干净了。

4.3 满载和轻载：别只盯着满载优化

很多人优化LLC只关心满载效率，但实际产品里轻载、半载才是常态。LLC的负载调节是靠频率实现的：满载时频率低，接近谐振点，增益高；轻载时频率升高，增益降低，维持输出电压不变。

如果频率上限设计得不够高，轻载时输出电压会失控地往上升，环路为了压住电压会不断推高频率，直到撞上频率上限然后失控。反过来，如果频率上限很高，但最小增益对应的频率已经在容性区边缘，轻载工作点也很危险。

满载时另一个常见现象是母线电压跌落。前级PFC的动态响应比LLC慢得多，LLC满载突加瞬间，母线电容上的电压会被拉低几伏甚至十几伏。如果LLC的增益余量不足，这一瞬间工作点可能越过峰值进入容性区，表现出来就是满载启动失败或者输出掉压。检查这个问题的办法是在示波器上同时看母线电压、输出电压和谐振电流波形，突加负载时观察谐振电流是否出现相位突变。

轻载工况下，很多控制芯片会进入burst模式（间歇工作），也就是隔几个周期才发一次驱动脉冲。burst模式能显著降低轻载功耗，但会带来低频纹波和变压器啸叫。变压器啸叫一般是磁芯在burst频率附近的机械振动引起的。如果叫得厉害，可以调整burst阈值和间歇频率，或者换用更低损耗的磁芯材料，让burst频率落在人耳不易察觉的20kHz以上。

4.4 PFC和LLC联合调试：母线就是它们的连接点

现在做LLC，前级几乎都是PFC升压。两级架构的功率流路径是：交流输入经过PFC把电压抬升并稳定到约390V，然后LLC半桥从母线取电，降压并隔离输出。母线电容既是PFC的输出滤波，也是LLC的输入储能，画电路图时这两个功能必须同时满足。

母线电容取多大，有一个粗略参考：半桥LLC按每瓦1μF到2μF估算，比如750W配1000μF到1500μF。电容太小，满载动态时母线纹波大，LLC输入电压波动直接反映为输出波动；电容太大，PFC环路的带宽会被拖慢，轻载时母线电压可能控不住。前级PFC的反馈采样点应该直接取母线电容两端，不要取在远离电容的位置，否则采样到的纹波会叠加很大噪声，导致PFC环路误动作。

两级电路调试时也容易踩地线回流的坑：PFC的功率地和LLC的功率地如果走线过长，在满载时地线上会有较大的di/dt，驱动芯片的参考地如果接到功率地走线的中间，就可能被干扰产生误触发。我一直坚持把控制地单点连接到母线电容负极，功率地则尽量粗、短、直接。

5. 仿真与计算器救不了所有事——寄生参数与样机排障

5.1 为什么按计算参数做出来的样机总是“差点意思”

FHA基波近似法把方波激励只看成基波分量，但实际方波里含有丰富的三次、五次等高次谐波，这些谐波虽然能量占比不大，却会影响谐振电流的波形细节，导致实际的增益特性和计算结果有偏差。

更关键的是仿真里没有的寄生参数：PCB走线的杂散电感（一条几厘米长的走线可能有几十nH）、MOSFET的Coss非线性、变压器绕组的分布电容、整流二极管的结电容，这些杂散元素统统会在谐振腔上叠加，改变实际的谐振频率和波形形态。我在仿真里用理想元件调出来的参数，搬上样机后发现谐振电流波形有明显的高频振铃，就是因为PCB上MOSFET桥臂到谐振电容的环路电感太大，开关瞬间产生了几十MHz的振铃。

所以计算器和仿真工具只能给你一个接近的起点，最终参数必须靠样机上扫频修正。我在第二版样机上专门预留了谐振电容并联位置，方便在调试时切换不同的Cr值微调谐振频率，这个预留位置在量产板上也保留了，只不过用0欧电阻替代。

5.2 调试现场最常用的三个波形判据

判断LLC工作状态，示波器上主要看三个东西：驱动电压Vgs、Vds波形、谐振电流波形。驱动波形看死区时间和有无振铃；Vds波形看ZVS是否成立；谐振电流波形看工作点在感性区还是容性区。

谐振电流怎么看相位？用电流探头测谐振电感或者变压器原边的电流，和驱动电压放在同一时间轴上。如果电流过零点在驱动电压变化沿之后，说明电流滞后，工作在感性区；反之就是容性区。满载时电流波形应该接近正弦，轻载时波形会有点变形，但只要相位关系正确，工作点就是健康的。

共地问题也要注意。测Vds或者谐振电流时，示波器探头的地线夹一旦夹错位置，高频共模电流会通过探头地线形成回路，轻则波形乱掉，重则把示波器或者被测设备打坏。测半桥中点高压波形，老老实实用差分探头；测谐振电流，用带屏蔽的电流探头。省了这个钱，付出的可能是整台样机。

5.3 常见故障的排查链路

调试LLC时，故障绝大多数集中在下面几类。我把自己的排查思路整理成了一张表，每次遇到问题就按表逐项过，效率比漫无目的地猜快太多。

这张表不可能覆盖所有问题，但至少能帮你把方向框住。排障时最忌讳的是同时改多个参数。一次只改一个变量，记录波形变化，再决定下一步，不然所有参数都在动，你永远不知道是哪一步救了机器。

6. 一些可以带走的经验值——参数速查与排障思路

6.1 常用参数速查表

下面这张表里是我在设计半桥LLC时常用的经验值，不能说放之四海而皆准，但至少能帮你少走很多弯路。每个参数的具体取值最终都要结合你的输入电压范围、输出功率和控制芯片特性去定。

6.2 一套可以照着走的手算流程

我自己现在设计LLC时，基本固定走这套流程，每一步都验证过之后再进入下一步：

1. 确定电气规格：输入母线电压范围、输出电压、最大输出电流。
2. 用稳态公式算出初始匝比n = (Vin_nom / 2) / (Vout + Vf)。
3. 计算M_min和M_max，并验证M_max不超过峰值增益的85%~90%。
4. 根据增益需求选初始K值（3到7之间）。
5. 由最大增益和所选K值反查最大允许Q，取80%作为设计Q。
6. 由Q和谐振频率fr反算出Lr、Cr，再由Lr算出Lm = K * Lr。
7. 用死区时间公式验算励磁电流是否能完成ZVS，不能满足就调整K值或死区时间。
8. 按Bmax≤0.2T选择磁芯和匝数，确认窗口系数和线径。
9. 先用仿真工具（PSIM、Simplis或者LTspice）搭建电路验证增益曲线和启动过程，确认不存在容性区误入。
10. 绕制变压器和电感，用LCR表实测Lr、Lm、漏感，和设计值比对。
11. 上电调试，严格按从驱动波形到主功率的顺序，先软启动后满载，先常温后高低温。
12. 调完波形再测效率和热，确认所有指标满足设计目标。

6.3 调试过程里最值回票价的几个习惯

踩过几次坑之后，我养成了几个习惯，未必多高深，但确实有用。第一，每台样机预留谐振电容并联位，方便频率微调，成本几乎为零，调试时能省半天功夫。第二，样机上电之前先量一遍所有关键节点的对地电阻，包括半桥中点、驱动输出、辅助电源输出，阻值异常的先排除短路再上电。第三，每个版本的参数改动都记录在案，包括驱动电阻、死区时间、谐振元件值、母线电容容量的改动，这样出了问题能回溯是哪一次改动引起的。

我个人最深的体会是：LLC这个拓扑，理论计算能告诉你大方向，但最终能不能稳定跑起来，还是要靠对波形的理解和现场的耐心。尤其是ZVS这件事，纸上算好了，实际波形一看不对，该调死区就调死区，该换磁件就换磁件，别跟参数较劲，跟着波形走。炸过管之后，我对这句话的理解又深了一层。