企业官网建设流程全解析

做功率器件封装这些年，如果说哪个工艺方向最让我觉得“看着简单、做起来到处是坑”，DOH技术绝对排得上号。DOH在行业里一般叫Die On Heat sink，核心思路特别朴素：把功率芯片直接贴装到一块厚铜散热底座上，让热量以最短的路径从芯片带走，而不是像传统封装那样绕道经过铜框架、再经过绝缘层、再传给外部散热器。

但朴素不等于容易。真把这套结构拆开，你会发现材料匹配、界面处理、应力设计和可靠性验证的功课，一样都躲不掉。这篇文章我想跟你聊聊半导体功率器件的DOH封装工艺，把封装结构、工艺流程、材料选型、失效模式和产线经验一次性梳理清楚。适合三类人看：做功率器件封装的工艺工程师、做功率模块热设计的硬件工程师，还有正在选型或者评估新封装结构的管理者。

1. 先把封装结构看明白：DOH到底“先进”在哪里

1.1 功率器件封装为什么绕不开散热瓶颈

功率器件，IGBT、MOSFET、SiC MOSFET，本质上是一个“电流放大/开关的阀门”，但大电流和大电压必然产生损耗，损耗最终变成热量。一个典型的硅基IGBT芯片，额定运行时结温可能达到125~150℃，SiC MOSFET更是把设计目标推到175℃甚至200℃。

有了高温，接下来就是散热。芯片产生的热量必须经过封装传递到外部散热器，这条路上每多一层材料，就多一层热阻。普通塑封单管（TO-220、TO-247）的散热路径是：芯片→贴片层→引线框架基岛→外部散热器。铜框架基岛本身就是框架的一部分，热路径还是要穿过一段不短的铜金属，更不用说有些结构里还夹了隔离材料。

DOH的思路就是压缩这条路。它取消或尽量弱化中间的过渡层，让芯片直接坐到大块散热片上。散热片可以是厚铜底板、复合铜基板，甚至直接把平台做成外露的金属块。热阻小、热容大，瞬间脉冲热量也能被更快吸收。这就是它在热性能上“先进”的根本原因。

注意：DOH并不是一个“万能散热神器”。它的本质是优化单管/小模块封装的热路径，对应的是几百瓦到几千瓦这一档功率区间。到了几千瓦以上的大功率模块，DBC/AMB基板加模块封装的方案依然更有优势，这一点后面细说。

1.2 DOH的结构拆解：从芯片到散热片到底经过哪几层

一个典型的DOH封装，从上到下大致是：

• 塑封体（环氧模塑料EMC）：包覆保护芯片和互连构件。
• 铜夹片或键合线：连接芯片顶部电极与外部引脚。
• 芯片本体（Si/SiC），背面电极做了金属化。
• 贴片材料层：焊料片或烧结银膜。
• 厚铜散热片/露铜底板：外部可以直接加装散热器，或直接焊到PCB铜箔上。

要注意，散热片并不完全外露，塑封料会把边缘和顶面包住，露出底面，形成“托盘式”外观。这种设计既给了热路径一条“宽马路”，又保证了机械保护和绝缘距离。

热路径上最关键的就是“芯片→贴片材料层→厚铜散热片”这一小段。芯片面积本身不小（几平方毫米到几十平方毫米），贴片材料又是热导率相对差的环节，所以这一层的厚度、空洞率、结合质量几乎决定了整个封装的热性能上限。

1.3 相比传统TO封装和模块封装，DOH的定位在哪里

我做了一张对比表，方便大家直观理解不同封装形态的差异：

从表格可以看出来，DOH正好卡在“单管不够用、模块太贵”的中间地带。这也是为什么这两年SiC器件产业里DOH类封装的关注度越来越高——SiC芯片价格本来就高，大家想把封装的钱花在刀刃上，不想动不动就上全陶瓷基板模块。

2. DOH产线的完整工艺流程，一步步带你走

DOH工艺整体上可以分成前段芯片准备、贴片、互连、塑封、后工序五大段。看起来和普通塑封封装差不多，但每一段都有DOH自己的讲究。

2.1 前段芯片准备：减薄、背面金属化、划片

功率芯片厚度直接影响热阻。芯片越薄，热传导路程越短，但同时碎片率和翘曲率都会上升。我见过不少新入行的工程师一上来就把硅片减到80μm，结果是碎了一地。硅基IGBT/MOSFET常见的量产厚度是100~150μm，SiC通常做到120~180μm，再薄就要提高划片和贴片的设备精度。

减薄之后是背面金属化。芯片背面要做Ti/Ni/Ag或Ti/Ni/Au叠层，作用有两个：一是与贴片材料形成可靠连接，二是保护减薄后的芯片表面不被氧化。银烧结对背面金属的要求比焊料更苛刻——烧结面必须平整、致密、无氧化，如果背面银层有瑕疵，烧结后很容易在界面处形成孔隙，热阻直接翻倍。

划片环节我更推荐激光隐性切割加扩展断裂的方式，尤其是SiC。SiC硬而脆，传统刀片划片崩边率高，功率芯片每一片都不便宜，崩掉一个角就报废一颗，良率损失很痛。

2.2 贴片工序：焊料片与银烧结两条路线怎么选

这是DOH工艺的核心战场，也是决定热性能和可靠性的第一道门槛。

焊料片路线是最成熟的方向。通常用SAC305（Sn96.5Ag3Cu0.5）、Sn100C，或者更高可靠性的PbSnAg高温焊料、SnSb焊料。焊料片厚度一般控制在100~200μm，太薄缓冲不了热应力，太厚则增加热阻。回流时峰值温度240~260℃，氮气保护，氧含量尽量控制在300ppm以下。如果想进一步降低空洞率，用真空回流焊机，在峰值段抽真空到5kPa以下，把焊层里的气泡抽出来，空洞率可以做到1%以下。

银烧结路线则是面向高温场景的进阶方案。烧结银的导热系数可达200~300W/mK，远高于焊料，熔点接近银的960℃，能支撑SiC器件175℃以上结温。工艺上，用银浆或者银膜，在250℃左右、施加20~40MPa的压力，让银颗粒形成烧结网络。某个封装对比测试里，同一颗SiC MOSFET，焊料贴片的热阻是0.35℃/W，银烧结能做到0.28℃/W左右，功率循环寿命差距更明显。

选择逻辑很简单：

• 目标结温低于150℃、成本敏感，先用优质焊料；
• 目标结温175℃以上、车规高可靠、SiC器件，直接上银烧结；
• 中间地带可以评估增强型焊料（如添加纳米颗粒的复合焊料）。

注意：银烧结对设备和材料成本都更高，而且工艺窗口窄，压力低了空洞多，压力高了芯片崩边。新手不要一上来就追求“烧结银万能”，先把常规焊料条件吃透，再逐步导入，成功率会高很多。

2.3 互连：粗铝线键合还是铜夹片

芯片顶部电极需要引出到引脚，主流路线有两条：粗铝线键合和铜夹片。

粗铝线键合是成熟工艺，线径300~500μm，用超声波在芯片Pad上形成焊点。优点是设备通用、成本低；缺点是铝线载流能力有限，大电流下容易瓶颈。另外铝线自身电阻大，寄生电感也不小。DOH如果想进一步“压榨”热性能，通常会考虑铜夹片。

铜夹片是一块成型铜片，通过焊料或烧结银连接到芯片顶部，再连接到外部引脚。铜夹片的好处是电流能力和散热能力都能成倍提升，而且大面积连接让电流分布更均匀，不容易出现局部过热。代价是多一次贴片和回流/烧结工序，工艺控制和贴装精度要求更高。我在一个仿真对比项目里见过一个设计：同一颗芯片，用铝线键合时热阻0.32℃/W，改用铜夹片后降到0.25℃/W，开关损耗也明显下降，因为回路面积变小了。

2.4 塑封和后固化：模温、注塑、时间一个都不能错

贴片完成之后进入塑封。DOH封装通常用传递模塑工艺，把环氧模塑料（EMC）加热到熔融态，注入模具把芯片和互连结构包起来。

模具温度一般在170~180℃，注塑压力约60~100bar，转移时间10~20秒。塑封料选型要重点看三个指标：CTE、玻璃化转变温度Tg、离子含量。CTE最好低于10ppm/K，Tg做到160℃以上，Cl⁻等离子杂质含量越低越好——功率器件高压工作，可移动离子会引起漏电或阈值漂移，这是容易被忽略的坑。

后固化一般在175℃烘4~8小时，让塑封料充分交联。看似简单的烘烤，其实对最终应力状态影响很大：固化过头，交联密度太高、收缩应力变大，散热片容易翘曲；固化不足，塑封料机械强度不够，后面可靠性测试照样挂。我见过一款产品因为后固化时间从4小时改成8小时，温度循环后分层率明显上升，最后又改回6小时。工艺参数这种东西，没有绝对最好，只有针对当前材料体系的平衡点。

2.5 后工序：X-ray、SAT、热阻测试一个都不省

塑封完要进行去飞边、冲切成型，然后检测。DOH这个结构，我最建议做满三件套：

• X-ray：看贴片层空洞、夹片焊接位置、键合线有无异常。
• 超声扫描SAT（C-SAM）：检查芯片、散热片与塑封料界面是否有分层。
• 瞬态热阻测试：直接测Rthjc，评估热路径是否达到设计值。

很多工厂只靠X-ray判断，觉得空洞不大就放行。但X-ray看的是平面，空洞在厚度方向上的分布看不到；分层更是X-ray很难判断的。功率器件翻车最多的地方就在这些“看不见的界面”上。多配一台SAT，不是成本，是保护。

3. 材料体系和工艺窗口，把关键参数的门道讲透

DOH做得好的团队，往往不是工艺多花哨，而是材料体系选得稳。

3.1 散热片和底板材料怎么选

芯片直接坐上去的那块金属，是散热和应力的核心。纯铜的导热系数约398W/mK，但CTE高达17.5ppm/K，而硅芯片CTE只有2.6ppm/K，SiC约3.7ppm/K。两者热膨胀系数差了好几个量级，温度循环时，界面处会产生很大的剪切应力。

所以散热片材料选择，本质是“导热性能”和“CTE匹配”的博弈：

• 纯铜：热性能最好，成本最低，但CTE失配最大。
• 铜钼铜复合板（Cu-Mo-Cu）：CTE可以从17ppm降到7~9ppm，代价是热导率下降到200多W/mK。
• 铝碳化硅AlSiC：热导率180~220W/mK，CTE约7~8ppm/K，密度低，但做薄做小比较困难。

对DOH这种芯片直接贴在散热片上的结构，我个人建议先跑一个包含纯铜和Cu-Mo-Cu的对比DOE，用2500次以上的温度循环数据说话，不要拍脑袋选材料。

散热片表面处理也要注意。常规是镀Ni/Au或Ni/Ag，厚度和致密性直接影响贴片层的结合力。我见过一次失效：散热片镀层孔隙率偏高，回流时焊料里的锡渗进镀层，形成金属间化合物异常，热阻飙升。镀层问题属于典型的“小问题引发大事故”。

3.2 贴片参数和回流曲线怎么设计

温度曲线是所有工艺里最好复制又最容易翻车的一项。焊料回流可以参考这个方向：

• 升温斜率：1~3℃/s，斜率太大容易在芯片边缘产生热冲击裂纹；
• 预热平台：150~180℃保持60~120秒，让助焊剂充分活化、挥发；
• 峰值温度：245~260℃，高于液相线的时间控制在30~60秒；
• 冷却斜率：2~5℃/s，冷却太快，芯片和散热片之间温差大，应力集中。

如果上真空回流，最好在峰值区开始抽真空，维持10~30秒，把焊料里的气泡抽出去。实测统计下来，真空度越高、维持时间越长，空洞率下降越明显，但也要当心抽真空太猛把熔融焊料溅出来。

银烧结的曲线不太一样。升温速率要更保守，比如1~2℃/s，因为银膏里的有机物要在特定区间缓慢分解，分解太快会形成排气通道，烧结层致密度下降。加压时机和保温时间也要跟着银膏供应商的推荐来，最好自己用SAT验证不同条件下的空隙率，再拍板。

3.3 塑封料匹配的三看原则

选EMC不要只看datasheet，我总结为“三看”：

1. 看CTE和Tg。希望CTE尽可能低、Tg尽可能高，但还要评估它与散热片和芯片的CTE差值。
2. 看离子纯度。氯离子、钠离子含量要低，高压可靠性才有基础。
3. 看粘接性和剪切强度。拿同样表面处理的散热片做模塑试片，测塑封料与铜的剪切强度和推力测试。

曾经有一个项目，塑封料所有电气参数都漂亮，但和镀Ag散热片的粘接力就是不够，温度循环300次之后，散热片边缘一圈直接分层。后来换成了一种CTE略高0.5ppm但粘接改性更好的树脂，问题就消失了。所以材料选型千万不要只看纸面参数，界面行为才是决定成败的隐性指标。

3.4 工艺窗口怎么定：用DOE而不是拍脑袋

每一项参数都有它的“甜蜜区间”，找到这个区间的最稳做法是DOE。

我建议先锁定重点因素：贴片层厚度、回流峰值温度、冷却速率（或者银烧结压力、保温时间）、塑封注塑压力、后固化时间。用两组二水平因子试验先筛选显著因素，再用响应曲面中心复合试验找窗口。

比如某项目要评估SiC MOSFET的DOH封装，第一轮DOE筛选出“冷却速率”和“贴片层厚度”是最显著因素；第二轮把冷却速率限定在2.5~3.5℃/s，贴片层厚度限定在120~150μm，最终用SAT空洞率、热阻和温度循环寿命三个指标取交集，才确定了量产窗口。这套方法周期大概四到六周，比在产线上反复试错快得多，也更经得起审核。

4. 可靠性验证与失效模式，比“做出来”更重要的是“扛得住”

DOH封装毕竟是“把芯片和厚铜直接焊在一起”的结构，热应力天然比普通塑封大。可靠性验证比传统封装更值得投入。

4.1 可靠性测试体系和判定标准

面向车规的功率器件，至少要覆盖：

• HTRB高温反偏：结温150℃（SiC器件175℃甚至200℃），加80%额定反向电压，几百上千小时，检查漏电流漂移。
• 温度循环TC：典型-55℃~150℃循环，1000次起步；DOH样品还要加注“散热片与塑封界面分层扫描”。
• 高温高湿/高压蒸煮：评估塑封料和界面的抗湿能力。
• 功率循环PC：ΔTj从60K到100K，循环几万次，监测Vce/Vth漂移和热阻变化。

判定口径各家不完全一样，但业界比较共识的口径：结温和热阻变化不超过初始值的20%，漏电流不超规格上限，SAT分层的扩展范围不能触及芯片有源区。注意，某些产品允许散热片边缘轻微分层，因为热路径不在那一侧，但一旦分层延展到芯片正下方，基本就是致命伤。

4.2 三大失效痛点：空洞、分层、翘曲

DOH最典型的三类失效，几乎每个项目都绕不开。

空洞是第一杀手。贴片层的空洞不只会增加热阻，更恐怖的是局部热集中——某颗芯片的空洞刚好处在热点位置，温度可能直接高出几十度，功率循环几次后焊料疲劳裂纹就从空洞边缘长出，最终热失控。解决空洞的手段已经很成熟：真空回流、优化助焊剂涂覆量、控制表面氧化。我始终坚持一个原则，DOH产品的贴片空洞率要按“最大单个空洞直径不超过芯片对角线的1/4，总空洞率不超过2%”来卡，温和一点的客户标准也要按1.5%来设内控线。

分层是第二高发问题。分层大多发生在塑封料与铜散热片、塑封料与芯片顶面这两个界面。一旦有了分层，湿气会沿着通道渗入，时间长了电性能就会漂移。改善方向包括表面清洗活化、等离子清洗、粗化铜表面、调整EMC的粘接体系。但最容易被忽略的是“模压时注塑速度过快”，EMC刚流入模具时如果剪切应力太大，界面处会产生微分层，这种分层当时SAT可能看不出来，到了温度循环阶段才慢慢扩大。

翘曲是第三类问题。DOH散热片的厚度通常比普通框架基岛厚很多，热质量大，注塑冷却后，塑封料收缩和散热片收缩不一致，成品像“锅盖”一样跷起来。翘曲严重时，下游贴装焊接直接偏位，良率很难看。解决手段包括：选低收缩EMC、调整模具温度均匀性、在散热片背面加应力释放槽。这些细节往往要等看到实装不良才意识到，早做翘曲仿真能省很多时间。

4.3 功率循环能力怎么提升

功率循环考验的是封装材料在“结温反复升高降低”下的抗疲劳能力。DOH在这方面有先天优势——散热片热容大，同样脉冲功率下，结温波动ΔTj更小，而ΔTj是决定功率循环寿命的关键因素。

贴片层又是决定功率循环寿命的核心。焊料路线在ΔTj大于80K时疲劳寿命往往不够，银烧结则因为烧结银的屈服强度高、耐疲劳性能好，可以撑住更高的ΔTj。实测对比，同样一颗芯片，ΔTj=100K条件下，焊料贴片可能只有几千次寿命，银烧结做到几万次是很常见的。所以凡是做车规SiC的DOH产品，银烧结基本是标配。

当然银烧结也不是无懈可击。烧结银层的CTE和芯片、铜都不同，在界面处应力集中明显，如果烧结层太厚或者孔隙率偏高，疲劳裂纹照样会出现。控制烧结层厚度在20~50μm，孔隙率低于5%，是比较稳的指导窗口。

5. 应用场景盘点，以及我在DOH项目里踩过的坑

DOH适合哪些场景，不适合哪些场景，这个问题很多人问。我习惯从功率等级和结温两个维度来划边界。

5.1 DOH适合放在哪些应用里

• 新能源汽车的车规级SiC单管封装：主驱逆变器如果采用分立SiC MOSFET并联方案，DOH比传统全桥模块成本低，热性能在中间位置很合适。
• 光伏逆变器/储能变流器的Boost升压部分：这里功率密度高、散热条件差，DOH的短热路径有明显优势。
• 工业伺服驱动、高频开关电源、充电模块：对成本敏感、对体积有要求的场景，DOH可以替代一部分小功率模块。
• 数据中心电源里对散热要求苛刻的功率级，也开始尝试DOH。

不太适合的是电网级超大功率和超高压场景。那种场景功率等级动不动几十千瓦以上，还是需要真模块、甚至压接式封装才能撑住电气安全和大电流均流。

5.2 常见问题速查表

5.3 个人实操中印象最深的几个坑

第一件事是银烧结压力。我最早做DOH银烧结样品时，按供应商推荐的压力直接上，结果芯片边缘碎了两颗。后来发现我们用的散热片表面平整度不够，压力集中在边缘。换成更平整的镀银铜板，或者加一层箔材缓冲，问题马上解决。这件事让我养成一个习惯：导入银烧结之前，先把散热片表面粗糙度和平整度全部测一遍，多花半小时在来料端，胜过在烧结端猜原因。

第二件事是塑封料的烘烤规矩。很多人觉得EMC开封之后按厂牌建议时间烘烤就行。有一次我们忽略模塑车间湿度，梅雨季节料受潮，模压时表面出现气泡纹，后来用分层扫描复查，发现界面分层率高得离谱。从那以后，EMC的受潮管控我盯得特别死：开封前记录来料批次，开封后按湿度卡规定时间用完，超时只报废不侥幸。

第三件事是关于参数记录的。DOH项目最忌讳“这次跑得好，下次复现不了”。我后来规定所有DOH试产必须记录每批散热片镀层批次、贴片材料批号、模塑料批号，甚至操作员和设备腔体号。看上去麻烦，但出了可靠性异常时，这套记录能帮你从几百片样品里精准锁定问题批次，排查效率完全不同。

做DOH封装这几年，我最大的体会是：这个工艺的“先进”其实不在某一步多么新奇，而在于它把功率器件的热路径压缩到了极限，然后把所有压力都转移给了界面和材料。芯片还是那颗芯片，但封装一旦换到DOH，散热片CTE、贴片材料、塑封料、镀层这些问题全部变成了系统工程。

如果你们正在评估SiC平台的DOH路线，我的建议很实际：先把材料体系选型和DOE窗口跑完，再谈量产设备；先拿SAT和功率循环数据说话，再盖厂房。方向不复杂，但每一步都要较真。这篇内容算是把DOH的关键环节都捋了一遍，能帮正在这条路上的朋友少走几个弯路，我就没白写。