企业官网建设流程全解析

• 固件
• 嵌入式
• 操作系统
• 驱动开发

本篇指南详细解析 coreboot 支持的主板 Roda RK9（一台基于 Intel GM45 芯片组的笔记本）上用于外部烧录 BIOS Flash 芯片的J1 排针（Flash Header）：包括其物理规格、完整的 10 引脚定义、与标准 SPI Flash 引脚的映射关系，以及编程时必须注意的JP17 跳线操作。读完本文，你将能够安全地把 SPI 编程器（如 Dediprog 转接板）接到 RK9 主板上进行固件读取与烧录，并理解为什么编程时要闭合 JP17。

RK9 平台背景：为什么需要外部烧录接口

Roda RK9 是德国厂商 Roda 推出的一款笔记本主板，coreboot 为其提供了完整支持。从 主板配置 Kconfig 可以确认其硬件基础：

• 北桥：NORTHBRIDGE_INTEL_GM45
• 南桥：SOUTHBRIDGE_INTEL_I82801IX（即 ICH9）
• CPU 插座：CPU_INTEL_SOCKET_BGA956
• 板载 SPI Flash 容量：4 MB（BOARD_ROMSIZE_KB_4096）
• 类别：laptop（见 board_info.txt）

BIOS Flash 芯片通常挂在 ICH9 南桥的 SPI 控制器上。当系统无法正常启动（例如刷入损坏的固件、需要解锁或清空保护位）时，就只能绕过主板上的固件更新流程，用外部 SPI 编程器直接对 Flash 芯片编程。Roda 在设计 RK9 时，专门在 BIOS Flash 芯片旁边预留了一组 5x2 的排针J1，把 SPI 信号引出到板上，方便接编程器——这正是本文要讲解的接口。

J1 排针的物理规格与位置

根据 flash_header.md 原文：

• 引脚布局：5 行 2 列（5x2），共 10 脚
• 引脚间距：1.27 mm（0.05 英寸，属于紧凑型排针，不是常见的 2.54 mm）
• 位置：位于板上 BIOS Flash 芯片的南侧（south of the BIOS flash）
• 电气标准：其引脚定义直接遵循Dediprog 转接板（Dediprog adaptor board）的引脚顺序

1.27 mm 的间距意味着普通 2.54 mm 杜邦线无法直接插入，接线时需要使用 1.27 mm 间距的连接器/转接线，或自制转接飞线，确保与排针一一对应。

J1 引脚定义详解

J1 采用 Dediprog 转接板的引脚顺序，10 个引脚的定义如下（编号方向为排针上的丝印或说明书标注，1 脚起于短边一侧）：

+------+ | 1 2 | 1: HOLD 2 2: CS 2 | 3 4 | 3: CS 1 4: VCC | 5 6 | 5: MISO 6: HOLD 1 | 7 8 | 7: (空) 8: CLK | 9 10 | 9: GND 10: MOSI +------+

整理成表格更便于对照接线：

其中 "CS 1 / CS 2" 与 "HOLD 1 / HOLD 2" 表明该排针支持**双通道（dual-chip）**接线方式：如果板上有两片 SPI Flash（或需要对第二片编程），可以使用第二组片选与 HOLD 信号；常规单芯片场景下使用第 1 组即可。

与标准 SPI Flash 引脚的映射关系

原文明确指出：引脚 3 到 10 直接对应常规 SPI Flash 的标准引脚（Pins 3 to 10 directly map to the regular SPI flash pinout）。这是最实用的一条信息——接编程器时，只需把编程器的 SPI 信号按如下映射接到 J1：

也就是说，除了 1、2 两个引脚涉及第二通道的 HOLD/CS、以及 7 号空脚之外，其余 8 个引脚（3~10）就是一组完整的单 SPI Flash 编程信号。对大多数只需要烧录单颗 4 MB SPI Flash 的 RK9 场景，你实际用到的核心信号是：

• CS#、CLK、MOSI、MISO（SPI 四线必备）
• VCC、GND（供电与地）
• HOLD 1（建议接上，避免 HOLD# 悬空导致器件进入保持态）

JP17 跳线：编程前必须闭合

除了 J1 排针，板上还有一个名为JP17的两脚跳线，其定义如下：

+---+ | 1 | 1: SF100-I/O3 | 2 | 2: GND +---+

• 引脚 1：SF100-I/O3（对应 Dediprog SF100 编程器的 I/O3 信号）
• 引脚 2：GND

文档明确给出操作要求：编程时应将 JP17 闭合（short/closed），其作用是将 SPI 总线与南桥（southbridge）隔离（isolates the SPI bus from the southbridge）。

为什么要做这一步？原因在于：SPI Flash 与 ICH9 南桥的 SPI 控制器共享同一条总线。进行外部编程时，如果南桥仍处于上电/活跃状态，它可能会与编程器同时驱动 SPI 信号，造成总线冲突——轻则编程器读写失败，重则烧坏器件。闭合 JP17 相当于从电气上断开南桥对 SPI 总线的驱动，让编程器独占总线，从而保证外部读写的稳定与安全。

实际操作建议：

1. 先断电，确认主板完全断电后再操作排针与跳线；
2. 闭合 JP17（用跳线帽短接两个引脚），完成外部编程；
3. 编程完成后、再次上电前，记得移除 JP17 跳线帽，让南桥恢复对 SPI Flash 的正常控制，否则系统可能无法从 Flash 引导。

外部编程实操要点（结合 4 MB Flash 场景）

综合 J1 排针与 JP17 跳线，对 RK9 进行外部固件烧录的完整流程如下：

1. 准备编程器与转接：文档指出 J1 遵循 Dediprog 转接板引脚顺序，因此带 Dediprog 接口的 SPI 编程器（或兼容该 pinout 的转接板）可以按引脚图直接对插；使用其他编程器时，按上文的映射表逐根接线（注意 1.27 mm 间距）。
2. 隔离南桥：闭合 JP17。
3. 供电与接线顺序：通常先接 GND，再接 VCC 与信号线；确认编程器供电电压（SPI Flash 多为 3.3 V）与板载 VCC 一致，避免电压不匹配。
4. 读备份与编程：用编程器软件/工具先完整读出原固件备份（4 MB），校验无误后再写入新的 coreboot 镜像；写入后建议重新读回并校验。
5. 恢复系统：移除 JP17 跳线帽，断开编程器，重新上电验证启动。

需要说明的是：以上流程中的接线、隔离与电压确认属于通用 SPI 编程规范，具体编程器软件的使用请以你所用工具为准；本仓库不提供针对特定编程器软件的配置，只保证 J1 的电气定义与 Dediprog 转接板兼容。

相关仓库资源

• 本文依据的原始文档：RK9 Flash Header，并在 主板文档索引 的 "Roda" 一节中被收录
• 主板配置：Kconfig（ROM 大小、芯片组与设备树入口）、devicetree.cb（PCI/设备拓扑）、bootblock.c（早期 Super I/O 与串口初始化）
• 同系列主板可参考：Roda 的 rk886ex（GM45 前代平台）与 rv11 主板代码

需要提醒的是，外部编程涉及硬件电气操作，动手前务必核对排针丝印与实际信号，并遵循防静电、断电操作等基本规范。

• 固件
• 嵌入式
• 操作系统
• 驱动开发