企业官网建设流程全解析

很多从单片机转过来的人，第一次把正点原子领航者ZYNQ开发板拿在手里时，大概都会有一种“既熟悉又陌生”的感觉。熟悉的是板上依然有LED、按键、串口这类老朋友，陌生的是连下载程序的方式都换了——不是开个Keil点Download就行，而要先在Vivado里搭硬件，在Vitis里建Platform和Application工程，最后还要想清楚启动方式是SD卡还是QSPI Flash。这篇文章就是给编程初学者准备的ZYNQ嵌入式开发入门指南，围绕领航者这块板子和Vitis工具链，从环境搭建、第一个Hello World、PS与PL协同，到高频故障排查，把一条能完整走通的开发路线讲明白。不管你是刚学完STM32想往上走一层，还是准备嵌入式面试、蓝桥杯，这套东西都值得认真过一遍。

1. 先把概念理清楚：ZYNQ不是“能跑系统的FPGA”，而是一套异构计算平台

1.1 PS与PL：双核ARM和可编程逻辑各管什么

ZYNQ有两种大厂拆解过无数次的架构，但很多新手还是会在第一次接触时搞混。PS是Processing System，也就是处理系统，里面是双核ARM Cortex-A9处理器，负责跑操作系统、跑应用程序、处理网络协议这类“需要聪明但不追求极致速度”的事。PL是Programmable Logic，即可编程逻辑，相当于一颗FPGA，负责干ADC采集、并行信号处理、高速接口扩展这类“需要大量数据同时流动的事”。

你可以把PS理解成一位管家：擅长做决策、调度任务、管理文件，但手脚速度有限。PL则是一条定制化的流水线，没有“思考能力”，但只要送进原料就能超高吞吐地加工。ZYNQ的价值，就在于把这个管家和这条流水线装进了同一个芯片里，中间用AXI总线连通。学ZYNQ，本质上就是学习一件事：哪些逻辑应该放到PS里跑，哪些逻辑应该交给PL去做，以及两者之间怎么高效地传递数据。

如果在第一次上手时没建立起这个模型，后面看资料会非常痛苦。因为正点原子的教程、Xilinx的文档、各种论坛帖子，都在默认你已经分得清“我要写C代码操作ARM”和“我要写Verilog操作FPGA”这两条完全不同的路线。

1.2 为什么选择领航者和Vitis这套组合

领航者这款板子用的是ZYNQ-7020，按正点原子的定位属于中高端入门平台。ZYNQ-7020具备双核ARM Cortex-A9、85K可编程逻辑单元、220个DSP Slice、4.9Mb Block RAM，片上资源和主流工业级应用高度匹配。这个资源量对入门者来说很舒服：你既不会觉得PS太弱、跑嵌入式Linux卡到怀疑人生，也不会觉得PL太小、想做个图像采集或FFT实验时无处下手。

选择Vitis而不选择旧版SDK，则是智力上的必然。以前Xilinx的嵌入式开发放在Vivado SDK里，功能能用但界面老旧，每次启动像开了个十年前的IDE。Vitis是一个统一IDE，把嵌入式软件开发、平台工程、AI加速、HLS都被收进去了。对新手来说，你不要被它“集成太多东西”吓到，我们入门阶段只用其中一小块功能：创建Platform工程、创建Application工程、编译、烧录。这套流程一旦跑通，整套开发体系也就立起来了。

顺便说一句，很多朋友会问要不要直接上ZYNQ UltraScale+。我的意见是别着急。ZYNQ-7000和UltraScale+在PS+PL这个本质架构上完全一致，先把领航者上的双核ARM和可编程逻辑玩熟，把AXI、启动流程、嵌入式Linux这套基本功打扎实，以后换到ZCU系列无非是资源更多、DDR4/LPDDR4配置不同罢了，迁移成本远比现在硬啃高级板要低。

1.3 入门阶段的学习路线与阶段目标

这三年我见过太多人把ZYNQ教程买回家收藏，热乎劲过去后吃灰。核心原因不是东西难，而是没有给自己定阶段目标。基于领航者这套板子，我的路线建议分四段：

• 第一阶段：搞懂架构和环境。知道什么是PS、PL、Vivado、Vitis、XSA，完成Helloworld点灯和串口打印，时间控制在两周内。
• 第二阶段：裸机外设。用PS端GPIO（MIO/EMIO）驱动LED和按键，理解轮询和中断，对应正点原子裸机例程里的LED、按键、UART部分，约一个月。
• 第三阶段：PS-PL协同。在Vivado中搭建AXI GPIO或AXI UART IP核，导成XSA后交给Vitis写驱动，学会看地址映射，约两个月。
• 第四阶段：嵌入式Linux。制作SD启动卡，跑通BOOT.BIN + image.ub启动，然后逐步迁移到Linux环境下用设备树管硬件，约两个月到半年。

把这个路线贴在电脑旁边，你每一次打开Vitis之前都问自己：“我现在处于第几阶段，本次实验要验证哪个知识点。”比盲目看视频教程有用得多。

2. Vitis开发环境搭建：从软件安装到认识XSA文件

2.1 安装Vitis的版本选择和磁盘规划

Vitis的安装是很多新手的第一道坎。我强烈建议新手装2021.2或2022.2，这两个版本对领航者这种ZYNQ-7000平台支持非常成熟，网上资料和正点原子的配套教程也都基于这个区间。最新版的Vitis Unified IDE界面变化很大，目录结构和工程模板都改了，你复制网上的旧教程时容易对不上号。

安装的时候注意，Vitis不是独立安装的，它在安装包里和Vivado捆绑在一起。你下载Vivado安装包，在安装组件选择界面时，务必把Vitis相关选项勾上，否则装完之后只能开Vivado不能开Vitis，又得重新下载几个GB的安装包补装。磁盘空间请预留60GB以上，我见过不少人装了一半C盘爆了，最后只能翻日志找安装包路径重新折腾。

注意：安装目录不要带中文和空格，所有工程路径同理。Vitis里有些工具链对空格和中文非常敏感，一旦路径里出现中文，编译时会出现非常诡异的“找不到文件”错误。

如果你在虚拟机里装Vitis，我只提醒两个关键点：一是给虚拟机至少8GB内存，编译ZYNQ工程时占用很大；二是USB下载器需要直通到虚拟机。网上所谓“虚拟机识别不到JTAG”的九成问题，都是宿主机还攥着FTDI设备的USB接口不放。解决办法是VMware里移除该USB设备，然后重新“连接”到虚拟机，或者下载驱动时直接选择“安装到虚拟机的Ubuntu”。顺手把虚拟机的USB控制器设为USB 3.1兼容，否则传输速率会拖慢烧录过程。

2.2 XSA文件：连接Vivado硬件设计与Vitis软件开发的“合同”

XSA是ZYNQ开发里最容易被忽略却最重要的文件。全称是Xilinx Support Archive，你可以在Vivado里通过File→Export Hardware导出来。它记录了这个工程的硬件配置：DDR3颗粒参数、PS端时钟、AXI外设列表、每一个IP核的地址映射、中断号分配、引脚约束……可以说，XSA文件就是Vivado硬件设计向Vitis软件开发递出的一份“合同”。

只要你在Vivado里改过硬件，比如换了一个GPIO IP核、调整DDR频率、重新分配地址，哪怕只是在Block Design里挪了个接口，都必须重新导出XSA并更新到Vitis的Platform工程。我见过太多人卡在“我明明改了硬件，程序还是老样子”这种问题上，十有八九是Platform工程没更新。

把XSA导入Vitis很简单：新建Platform工程时选择对应的XSA文件。老版本Vitis还会让你选择操作系统（裸机或Linux）和处理器（Cortex-A9），选完生成platform后，Vitis会自动帮我们完成Board Support Package（BSP）配置，比如把串口printf重定向到PS端UART，把中断向量表塞进FSBL，这些细节你不用完全懂，但至少要知道是BSP在背后做了事。

2.3 从XSA创建Platform工程并生成Hello World模板

在Vitis里手动创建工程的完整流程如下，我尽量按实际操作顺序写清楚：

1. 在Vivado 2021.2里新建一个RTL工程，目标芯片选xc7z020clg400-2，新建Block Design，加入ZYNQ7 Processing System IP核，跑完自动连接和地址映射。
2. 如果需要PL侧外设，提前在Block Design里加好AXI GPIO、AXI UART这些IP，保存后右键Block Design生成输出文件。
3. 在Vivado左侧Flow Navigator里点Generate Bitstream，综合实现这一步会花十几分钟，第一次略慢是正常的。
4. 生成完比特流后，执行File → Export Hardware，勾选“Include bitstream”，导出一个. xsa文件。
5. 打开Vitis，选择工作空间目录。注意这个目录不要选到非空目录，全空最好。
6. 选择File → New → Platform Project，取个名字，导入刚才的XSA，生成platform。
7. 右键platform工程，选择Build Project，等编译完成。
8. 再选择File → New → Application Project，在Platform选项里勾选刚才创建的platform，模板选择Hello World。

有人会问，既然Hello World是经典起步程序，为什么还要先导XSA、建Platform这么麻烦？原因在于ZYNQ的“嵌入式”和我们熟悉的单片机“嵌入式”有一个很大区别：它的硬件是可定制的。你不知道DDR有没有初始化好、AXI总线地址怎么分配、PL侧有没有比特流，软件就不知道把程序加载到哪里。XSA和Platform工程，就是把这个“定制后的硬件信息”告诉编译器，最终生成一个和硬件精确匹配的可执行文件。

实操心得：如果你只是想快速验证Vitis环境有没有装好，可以跳过Vivado，直接使用正点原子提供的官方XSA文件创建Platform。但我的建议是起码自己手动走一遍Vivado导出流程，因为后续所有带PL逻辑的工程都依赖这个流程，晚学不如早学。

3. 把Hello World真正跑起来：JTAG调试、SD卡启动与Flash固化

3.1 两种运行方式：在线调试和固化启动，先分清

Vitis敲完程序后，怎么让代码跑在板子上，新手经常被两种概念弄混：一种是JTAG在线运行，另一种是固化启动。

JTAG在线运行是通过USB下载器把程序直接加载到DDR或者OCM中，由Vitis里的调试器控制ARM执行。这个过程适合调试：你能打断点、看变量、单步执行，程序掉电就没了。固化启动则是把程序烧进非易失存储，比如QSPI Flash或者SD卡，重新上电后由ZYNQ内部的BootROM自动加载到DDR或OCM里运行。

我把三种启动/运行方式整理成一个表，方便你对照：

一定要形成肌肉记忆：调试用JTAG，部署用烧Flash，跑Linux大概率用SD卡。如果这个理念没树立，你会经常出现“程序调试没问题、一断电就没了”的迷茫。

3.2 用JTAG在线运行你的第一个ZYNQ程序

把USB下载器插到领航者板上的JTAG口，另一端插电脑。打开Vitis，在Application工程上右键，选择Run As → Launch on Hardware。正常情况下一分钟左右能看到串口助手输出“Hello World”。

这个过程中有好几个细节值得注意。第一，Vitis会自动通过JTAG完成FPGA配置和程序下载，如果你在Vivado里占用了JTAG，比如开着Vivado Hardware Manager，两者会抢下载器控制权，导致失败。养成习惯：用Vitis烧录时，把Vivado的Hardware Manager关掉。

第二，串口波特率不是19200，不是9600，领航者板载USB转串口和PS端UART默认配置一般是115200-8-N-1。正点原子例程里也是这个参数，如果你在串口助手里看不到输出，第一件事查波特率和COM口号，而不是怀疑程序写错了。

第三，如果你在Launch on Hardware后卡在“Downloading”超过30秒，多半是JTAG链上有东西挡着。ZYNQ的JTAG链上既有ARM核也有FPGA，Vitis需要扫描到目标芯片，如果之前烧过错误比特流或者板子处于某种异常状态，可以先给板子断电重新上电，再重试。

3.3 制作SD启动卡并固化到QSPI Flash

裸机程序跑Linux之前，学会制作SD启动卡是一个里程碑。ZYNQ的启动流程是：上电后片内BootROM读取BOOT_MODE引脚状态，决定从哪启动；如果是SD卡启动，BootROM从SD卡第一个特殊分区读取BOOT.BIN；BOOT.BIN里包含FSBL（FirstStage Boot Loader）、FPGA比特流和应用程序elf。FSBL负责初始化DDR、加载比特流到PL、然后把应用程序引导到DDR里运行。

制作BOOT.BIN的具体步骤：在Vitis中选择Xilinx → Create Boot Image，分区表里依次添加FSBL文件（从platform工程里自动生成的fsbl.elf）、比特流文件（从Vivado工程导出）、应用程序elf文件，输出文件命名为BOOT.BIN。然后准备一张SD卡，文件系统格式化为FAT32，把BOOT.BIN复制进去。领航者板上找到启动模式拨码开关，拨到SD卡启动对应的挡位，插上SD卡，上电，程序就应该跑起来了。

QSPI Flash固化的思路类似，只是存储目标从SD卡换成板载Flash芯片。在Vitis里选择Xilinx → Program Flash，Flash类型填板子实际的型号和容量，比如W25Q256或S25FL128，加载BOOT.BIN后点Program。烧完后把启动模式拨到QSPI，重新上电，程序立刻会从Flash里跑起来。

注意：这两个操作最大的坑在于Flash型号。不同批次的领航者板Flash颗粒可能不同，如果你的板子是W25Q128，却在Vitis里选了W25Q256，烧录会失败或者写进去后无法启动。正确做法是打开板子原理图，找到QSPI Flash芯片丝印，再去Vitis里匹配型号。这个习惯同样适用于以后用其他开发板。

3.4 从GPIO开始，把LED点亮变成一种“编程习惯”

跑通Hello World以后，大多数人会迫不及待想去点LED。这里就要分清ZYNQ上的LED是接在PS侧还是PL侧。以领航者为例，板载的一些LED可能接到PL的IO上，另一些则可能通过PS MIO引脚连接。这两种点法完全不同。

如果LED直接接在PS的MIO引脚上，你不需要任何PL比特流，直接在Vitis里调用XGpio驱动库就能操作。MIO有0到53号引脚，直接隶属于PS，比如ZYNQ的UART、SDIO、ENET这些接口往往固定占用MIO；剩下的MIO可以当普通GPIO用。MIO的好处是配置简单、不依赖PL，坏处是引脚数量和复用功能被硬编码了，你想扩展更多IO时受限制。

如果LED接在PL引脚的EMIO上，或者通过AXI GPIO IP核扩展，就必须先有FPGA比特流配置。这就是为什么你会发现正点原子的SDK例程里，经常要求在Vivado里预先添加某个IP核，再导出XSA，然后Vitis里的程序才能操作LED。很多新手照抄例程时漏掉了“先烧bitstream”这一步，然后在Vitis里明明代码对却点不亮灯，实际上就是PL侧还没有被配置好。

4. PS与PL协同：用AXI总线让ARM和FPGA第一次对话

4.1 为什么要学AXI：PS和PL之间的“立交桥”

ZYNQ里，ARM和FPGA之间的所有数据交换都通过AXI总线完成。如果说PS是管家、PL是流水线，AXI总线就是两者之间的传送带。Vivado里每往Block Design添加一个自定义IP或者Xilinx官方IP，它要想被PS访问，最终都会映射到某个AXI从接口上，然后分配到一个物理地址。

AXI协议有三种形态，入门第一步只需要能区分它们：

在实际领航者开发中，你遇到最多的就是AXI4-Lite。因为AXI GPIO、AXI UART、AXI Timer这些IP都挂着AXI4-Lite接口，而你要做的就是通过Vivado给它分配一个地址，然后在Vitis里用指针或者驱动库函数去读写这个地址上的寄存器。

4.2 在Vivado中搭建最小硬件系统

在Block Design里添加AXI GPIO IP核的流程，跟着操作一遍很快：打开Block Design，添加一个AXI GPIO IP，双击它配置通道数、每个通道的位宽、方向。比如设置LED通道为8位输出，选GPIO Channel 1。然后点击Run Connection Automation，让Vivado自动连接AXI接口和时钟复位，组织好以后Address Editor里会分配一个基地址，通常是0x40000000或0x40010000。紧接着Generate Output Products、Generate Bitstream、Export Hardware（含bitstream），整个过程下来XSA文件就带上了AXI GPIO信息。

这个阶段不要追求一步到位去写自定义Verilog IP，先把官方IP玩熟。用官方AXI GPIO的好处是驱动库现成：在Vitis里，XGpio驱动库会把所有寄存器访问封装好，你根本不需要知道具体寄存器偏移就能操作IO。

4.3 在Vitis里写一个裸机驱动操作AXI GPIO

拿到新的XSA并更新Platform工程之后，创建Application工程，代码大致是这样：

#include "xgpio.h" #include "xparameters.h" #include "sleep.h" XGpio led; int main() { XGpio_Initialize(&led, XPAR_AXI_GPIO_0_DEVICE_ID); XGpio_SetDataDirection(&led, 1, 0x00); // 通道1全部设为输出 while(1) { XGpio_DiscreteWrite(&led, 1, 0x0F); sleep(1); XGpio_DiscreteWrite(&led, 1, 0xF0); sleep(1); } return 0; }

这段代码虽然简单，背后的机制很有代表性：XGpio_Initialize会读取XPAR_AXI_GPIO_0_DEVICE_ID对应的寄存器基地址，实际上是XPAR_AXI_GPIO_0_BASEADDR这个宏，它由Vitis根据XSA自动生成在xparameters.h里。XGpio_SetDataDirection把方向寄存器设置为输出。XGpio_DiscreteWrite最终做的事情是往AXI GPIO的数据寄存器写入数据，这一步跨过AXI总线，通过内存映射写到了PL内部的GPIO寄存器。

实操心得：如果你在Vitis里操作AXI GPIO时发现编译报“找不到XPAR_AXI_GPIO_0_DEVICE_ID”，大概率是你忘了在Vivado中添加AXI GPIO IP就导出XSA了。只要存在这个IP，xparameters.h里一定会有对应宏；找不到就回头查硬件设计，不要硬改宏定义。

4.3 AXI中断：从轮询到事件的第一次跃迁

很多人把点灯和读按键写成了死循环轮询，比如while(1)里不断读按键寄存器。在简单例程里没问题，但到了真实项目里，轮询会浪费CPU大量周期，尤其是ZYNQ这种还要同时处理网络、显示、Linux操作的平台，轮询就是个灾难。这时候就要启用AXI GPIO的中断模式。

在Vivado的AXI GPIO配置页中勾选中断信号，然后在Block Design里连接到PS端的中断控制器（IRQ_F2P），重导XSA。在Vitis里你需要写中断初始化代码，套路固定：申请中断控制器驱动、连接中断回调函数、使能GPIO通道中断、使能全局中断。我建议初学者建立这样一个认知：任何等待外部事件的过程，尽量用中断；任何需要精确时序的过程，尽量用定时器；轮询是万不得已的兜底方案。

5. 新手必看：ZYNQ开发中的高频故障与排查经验

5.1 程序下载失败与连接不稳定，先查这三样

Vitis连接不上开发板，是全群出现频率最高的问题。我把最常见的三种原因按优先级列出来：

第一，下载器驱动没装好。FTDI芯片对应的驱动在Vitis安装目录里自带，但Windows可能需要手动更新。判断方法是打开设备管理器，如果“USB Serial Converter”出现黄色感叹号，就是驱动问题。

第二，启动模式跳线不对。只要你想用JTAG调试，booot mode的拨码开关必须拨到JTAG模式。如果你拨到了SD或QSPI，JTAG调试器扫描链路时会找不到有效目标，Vitis报错也往往是笼统的“Cannot find device”。

第三，供电不足。领航者板卡由下载器供电有时处于临界状态，尤其当PL侧比特流较大时。养成习惯：JTAG调试时也插上直流电源，不要单纯依赖USB供电。

5.2 启动卡做好却跑不起来，按启动流程逐级检查

SD卡启动失败时的报错五花八门，但核心就两种：一是BOOT.BIN没被读取到，二是BOOT.BIN内容有问题。

首先检查文件系统。ZYNQ的BootROM虽然对FAT32支持还可以，但如果你用的卡是exFAT或NTFS格式，它大概率读不了。格式化回FAT32，FAT32分区不要超过32GB，这是最稳妥的配置。

其次检查BOOT.BIN的组成。打开你的BOOT.BIN生成日志，看看分区表里是否依次是FSBL、bitstream、application。最常见的情况是有人忘了添加bitstream，结果PL侧没有被配置，程序虽然能跑但访问不到任何PL外设；也有的人把FSBL放到了最后，程序指针直接飞了。按FSBL→bit.bit→app.elf的顺序重新生成就好。

最后检查文件名。ZYNQ BootROM对BOOT.BIN的查找是固定名称，你如果把它改名为main.bin或者大写BOOT.BIN，都会导致启动失败。把文件名严格改成BOOT.BIN再试试。

5.3 几个值得养成的嵌入式开发好习惯，比多写代码更重要

在做ZYNQ的过程中，有三个习惯让我少踩了大量坑，分享出来：

一是每次生成完XSA后，顺手打开看一眼Address Editor，记住关键外设的基地址。你不需要背所有地址，但至少要知道AXI GPIO在哪个地址段，因为Vitis生成的xparameters.h里会有你认不出来的宏，很多排错都靠基地址反推。

二是所有硬件改动都要有变更记录。我在一次项目里把DDR频率从533MHz改到667MHz之后，嵌入式Linux启动大面积不稳定，最后回滚硬件设计才发现是DDR时序参数没调整。ZYNQ的DDR配置里，颗粒型号、行列地址宽度、时序参数全都互相耦合，不要随便改。遇到DDR配置相关问题，首选参考正点原子官方例程的DDR参数模板，或者直接查阅颗粒datasheet，不要去网上乱抄参数。

三是永远把“资料版本号”记在工程注释里。ZYNQ+Vitis的坑在于XSA、Vitis版本、正点原子例程版本三者如果不匹配，症状非常诡异。比如用2024版Vitis打开2021.2的Platform工程，可能编译通过但烧录异常。工程开头写清“Vitis 2021.2 + 领航者 2024-03固件 + AXI GPIO v2.0”，几个月后回来排查时你会感谢自己。

5.4 中断、定时器和调试器：后期最常用的三个调试手段

当你把基础外设跑通之后，调试手段要从“printf满天飞”升级一下。ZYNQ的调试世界里，Vitis的JTAG调试器值得多花时间学。在Launch on Hardware之后，你完全可以像调试单片机一样打断点、看局部变量、查看内存和寄存器。尤其是AXI地址空间的寄存器，Vitis里的Memory视图可以直接切片观察，这对定位PL外设读写异常来说是无价之宝。

至于定时器，ZYNQ的PS自带多个Global Timer和Triple Timer Counter，裸机下用定时器做调度是基本功。很多人写LED闪烁用delay函数，CPU全程空转；进阶一点的做法是用Timer中断去翻转IO，这样CPU可以利用空转时间处理串口或网络任务。这也是我前面说“按键非阻塞扫描”时强调的思路：嵌入式系统开发里，资源复用和时间感知能力，往往比代码数量更能体现水平。

6. 下一步：从领航者平台延伸到更真实的嵌入式项目

把领航者板玩到能熟练操作MIO、AXI GPIO、UART、Timer之后，你就可以向两个方向继续深化：一个是裸机项目方向，比如做一个多通道数据采集系统，用PL侧的AXI DMA把ADC数据不断搬进DDR，再由ARM跑FFT或者滤波算法；另一个是嵌入式Linux方向，把常用外设从裸机驱动迁移到设备树，跑通I2C、SPI、网络，然后尝试在内核里写自己的字符设备驱动。

这两个方向都依赖同一个底层认知：ZYNQ的软硬件协同开发流程已经刻进脑子里了——硬件设计导XSA，Vitis建Platform，写应用程序，用Boot.BIN落地。过程熟练之后，你会发现所谓“从零开始掌握ZYNQ核心技术”，核心其实不是背某个IP的寄存器，而是养成一套“先想清楚硬件和软件各自能干哪些事、再由总线把它们连接起来”的系统设计习惯。

在这个基础上，你可以开始关注一些热门嵌入式项目，比如工业网关、视觉检测、运动控制卡。ZYNQ在这些项目里的角色往往一致：ARM处理协议和逻辑，FPGA处理高速实时通道。你不需要一开始就把整套系统做出来，先从领航者板子上把最小闭环跑通，再一条条增加功能。总会遇到新问题，但只要你已经掌握整套环境与调试流程，这些问题基本都能稳定解决。

我个人在实际操作中的体会是：ZYNQ这套技术栈真正难的地方不在芯片本身，而在工具链和习惯的转换。从Keil切到Vivado+Vitis的那一刻，所要适应的不再是“写代码”，而是“设计一个拥有软硬件两面的系统”。方向对了，后面的一切都是熟练度问题。愿这块领航者板，能陪你把嵌入式开发的路上最关键的一道坎迈过去。