企业官网建设流程全解析

1. 原理图到PCB，为什么绕不开“网表导入”

干过几年PCB设计的人应该都有体会，OrCAD Capture画原理图和Allegro画板子，这俩工具虽然都是Cadence家的，但它们在设计流程上完全是两套独立的体系。原理图里你画的是电气连接关系，Allegro里你画的是物理几何图形，说白了，一个是逻辑世界，一个是物理世界，中间必须有一座桥把两边打通，这座桥就是“网表”。把OrCAD原理图导入Allegro，本质上做的就是这件事——把图纸上每个元件的位号、封装、引脚连接关系全部翻译成Allegro能读懂的网表文件，然后在PCB编辑器里把它们变成实实在在的焊盘和走线。

很多人第一次接触这个流程时会有一个疑问：为什么不能像Word复制粘贴一样，直接把原理图“复制”到PCB里去？原因很简单，OrCAD Capture和Allegro的数据模型不一样。原理图里的器件只有逻辑引脚和连接线，它没有物理尺寸、没有焊盘形状、没有封装坐标；而Allegro关心的是这些东西。网表文件做的工作，就是把原理图里“这10个脚连在一起”这种逻辑关系，翻译成“这是一个0402电阻，1脚和2脚之间需要飞线连接”这种物理信息。翻译完成后，Allegro才能开始摆放、布线、覆铜。

这篇文章的受众，我定位在两类人：一类是刚开始接触Cadence全家桶、被“网表”“封装”“DRC”这些概念绕晕的新手；另一类是已经会操作但经常在导入环节翻车，想系统梳理一下流程和坑点的工程师。我会把整个流程拆开揉碎讲清楚，包括原理图端准备、网表导出、Allegro导入、常见报错排查，以及一些我实际项目中踩过坑之后总结出来的操作习惯。照着走一遍，你至少在OrCAD到Allegro这个环节不会再卡壳。

2. 导入之前，原理图端先做这三件事

2.1 元件位号：先锁好，别让系统帮你乱编号

在导出网表之前，原理图端的检查直接决定后面PCB端的体验。第一件事就是位号。OrCAD默认情况下，你在放置元件时它会自动分配位号（R1、R2、C1、C2这种），但如果你中途删过元件、重新放置过，或者用“Annotate”自动编号功能，位号可能和你预期的不一样。更麻烦的是，如果你忘了锁定位号，在PCB布局布线做到一半时重新导一次网表，Allegro那边可能会出现一整批新位号的元件，板子上所有丝印全得改，那酸爽我试过。

正确做法是：原理图确认无误后，先执行Tools > Annotate，在弹出的对话框里选择“Reset parts to reference designator”再选“Incremental reference designator”重新编一遍位号，确保没有重号、空号。编完号之后，一定要去Property Editor里把元件的位号属性锁定——具体操作是选中所有元件，右键Edit Properties，把Reference Designator前面的Lock图标点掉锁定。这样后续再做局部修改、重新编号时，OrCAD不会乱动你已经定好的位号。

从实际项目经验来说，位号管理最好遵循“一次定号、后期不轻易改”的原则。因为PCB设计是一个反复迭代的过程，原理图改一版——哪怕只是换了个电阻封装——PCB上就要同步更新。如果位号体系很混乱，每一版更新都是一场灾难。

2.2 封装名称：原理图上的封装字段必须和封装库一一对应

位号搞定之后，第二个关键点就是封装名。OrCAD原理图里每个元件都有一个PCB Footprint属性，这个属性填什么，导入Allegro后就会去封装库路径里找对应的封装名。这里最常见的坑就是：原理图上填的封装名和Allegro封装库里的.dra/.psm文件名不一致，导网表时直接报“找不到封装”的错误——其实就是这个原因。

还有一类问题更隐蔽，就是封装名里有空格、点号、斜杠这些特殊字符。Allegro的封装名规范是字母开头，只允许字母、数字、下划线，最多31个字符。如果你在OrCAD里填的是“R0402_1%”这种名称，导入时大概率会出问题。我之前接过一个项目，工程师在原理图里填的封装名是“CAP-0402(0.1uF)”，带括号带单位，网表导入时Allegro直接卡死——字符不合法。

所以，导出网表之前，花十分钟做一个封装名专项检查非常值得。具体做法是：在OrCAD的Bill of Materials菜单里，把PCB Footprint列导出来，然后用Excel做一份清单，对照你Allegro封装库里的实际文件核对一遍。这一步虽然在导入流程之外，但能省掉后面大量的排查时间。

2.3 原理图DRC：别把错误带到PCB阶段

很多人觉得DRC是PCB端的事，原理图随便画画就行。这个观念得改。OrCAD自带的DRC检查里，有几项是和网表导入直接相关的：重复的Reference Designator、悬空的引脚、单端网络（只有一端连接的电气连接）、两个以上输出引脚短接在一起。这些问题如果带到Allegro里，轻则网表导入时报警告，重则布线时飞线关系全乱，甚至做出来的板子逻辑上就错了。

执行路径是Tools > Design Rules Check，勾选上“Check single-node nets”和“Check unelected pins”这类选项，然后跑一次。跑完之后View Results看报告，重点关注有没有“ERROR”级别的条目，尤其是位号重复和封装缺失这两种。我个人的习惯是，原理图每次修改之后都会快速跑一遍DRC，DRC干净了才导出网表，这习惯让我避免了好几次低级失误。

3. 生成网表：OrCAD导出环节的完整操作

3.1 为什么选择Create Netlist方式

OrCAD导出数据的方式有好几种，有些人会用Copy To PCB Editor的联动方式，但在绝大多数正规流程里，标准做法还是通过Tools > Create Netlist生成网表文件。原因很简单：这种方式最稳定，文件格式清晰，出错时也好定位。Copy To PCB Editor虽然看着方便，但对工程配置要求比较高，容易因为路径不对而静默失败——点了没反应，也不知道错在哪。

Create Netlist会生成一个标准的netlist文件夹，里面包含三个子文件：一个是封装信息文件（pstchip.dat）、一个是器件信息文件（pstxprt.dat）、一个是网络连接文件（pstxnet.dat）。这三个文件在后续Allegro导入网表时需要用到，后面我会细说。

3.2 导出配置选项怎么选

在OrCAD里执行Tools > Create Netlist，会弹出一个对话框，有很多选项卡。我们要操作的是其中一个选项卡（不同版本叫法略有不同，一般在PCB选项卡里）。关键设置如下：

• 格式选择“allegro”类型，这样生成的网表才是Allegro能识别的格式；
• 勾选“Create PCB Editor Netlist”相关选项，让它生成完整的三个dat文件；
• 输出路径最好设置为工程目录下的netlist文件夹，方便管理。

还有一点要注意：如果原理图中使用了多Part的元件（比如一个74系列芯片被拆成两个Part画在不同的原理图页），需要在Options里勾选“Combine part”或者确保“每个独立的Part都单独导出”——这个取决于你的设计意图，但一定要清楚自己在做什么。多Part元件如果处理不好，网表导入后PCB上会出现一个封装里只有半个芯片的情况，那是最头疼的问题之一。

3.3 导出完成后怎么验证网表文件

网表导出的提示窗口显示“Complete”并不代表一定没问题，你需要自己去netlist文件夹里检查三个文件是否存在、大小是否合理。一个小技巧是：用文本编辑器打开pstxnet.dat，看网络名的数量和原理图里的网络数量是否大致吻合；再打开pstxprt.dat，检查有没有“package”字段缺失的器件。如果发现某个器件只有逻辑符号没有封装信息，基本就是Footprint属性没填对，这种问题会在Allegro导入时报ERROR，但提前检查就能省去那一步的折腾。

4. Allegro导入网表：两种典型场景的操作细节

4.1 新建PCB工程并导入网表

拿到网表文件之后，打开Allegro PCB Designer，第一步是创建或打开一个PCB文件。如果你是从零开始做新板子，推荐通过File > New创建Board（Wizard）或用空白Board文件，然后在Design > Board Outline里把板框画好，再导入网表。这里有一个非常容易忽视的点：Allegro必须先有板框（Board Outline），再导入网表，否则元件不会自动放在板框内——虽然有“Quickplace”功能可以临时撒元件，但板框先行的流程是规范做法。

接下来就是核心操作：选择File > Import > Logic。弹出的对话框里，Logic type选“Netlist”，Import netlist选择刚才生成的netlist文件夹里的三个dat文件所在路径。但这里有个坑：直接选择文件夹路径之后，Allegro会要求你指定一个“Mapping file”（映射文件）。如果你是第一次在这个工程里导入，映射文件需要手动指认——通常选择之前创建的PCB文件即可；如果你改了工程路径或者换过机器，忘掉这个步骤就会出现一堆“Pin numbers not matching”的报错。

要特别注意，是File > Import > Logic，不是Import > Netlist。因为Allegro里“Netlist”菜单是空的，很多人守着这个菜单找不到导入入口，然后怀疑自己装的是假软件。我接触过好几个同事在新版本上找半天导入入口，最后是在File菜单下面找到的。这个差别在不同版本里确实存在，特别是17.2和17.4版本，菜单结构有调整，如果你打开的是17.4，File > Import > Logic菜单路径是最稳妥的。

4.2 导入成功后Allegro做了什么

很多人以为导入网表之后，板子上应该立刻出现一堆元件。实际上Allegro不会自动把元件放到你眼前，它做的事是把网表信息加载到当前设计中，元件还处于“未放置”状态。你要通过Place > Quickly Place把元件撒到板框周围，或者用Place > Manually手动放置。

Quickplace有几个模式，其中最常用的是“Place by property value”或“Place all components”。我建议第一次导入后用Place all，然后在Options面板里勾选“Edge”并选择合适的边，让元件排布在板框四周，方便后续逐个摆位。这一步结束后，你应该能在板框周围看到所有的位号框，飞线也已经建立。如果飞线没出来，去Display > Status里检查Unrouted connections数是否为0——如果为0说明网表没导入成功，如果非0说明一切正常。

4.3 用CCF方式导入的原理

除了一般的网表导入方式，Cadence还支持CCF（Component Configuration File）导入方式。这种方式主要用于高阶流程——比如在做多板互联、层次化设计时，把原理图中定义好的“设计分区”同步到PCB。对大多数单板设计来说，网表方式已经够用，但我还是建议了解一下：CCF文件里通常包含了器件属性、网络分组、Room分配和Pivot信息，适合那种一个原理图对应多个PCB文件的项目。

用CCF导入的路径也是File > Import > Logic，但Logic type要选“CCF”，然后指定.ccf文件。CCF方式的优点是能保留原理图里定义的Room和属性分组，省得在PCB端重新分配；缺点是文件维护起来比较麻烦，一般团队里都是专人负责。如果你只是个人做项目，先用好网表方式就够了，CCF了解即可。

5. 关联失败和网表导入的常见报错排查

5.1 OrCAD和Allegro“不关联”的几类场景

很多人在论坛上问“为什么我的OrCAD和Allegro不能关联”，其实绝大多数情况不是软件出问题，而是操作流程某个环节没对上。我把最常见的几类场景整理如下：

• OrCAD版本与Allegro版本不一致。比如用OrCAD 17.4打开原理图，但Allegro是16.6，这两个版本的网表格式存在兼容性问题。Cadence近些年推行Allegro X平台，新老版本文件格式有差异，跨大版本导入时建议先用高版本另存或导出为通用格式。

• Capture的配置文件里没有关联到Allegro的可执行文件。OrCAD安装的时候如果只选择了Capture，没装Allegro，或者安装顺序不对，Capture的Tools菜单里可能压根不显示网表导入相关功能。这种情况需要重新运行安装程序，把PCB Editor组件勾上。

• 原理图工程里没有设置正确的封装库路径。Allegro导入网表时，会根据网表里的封装名称去搜索封装库路径，如果路径不对就直接报错。这个路径在Setup > User Preferences > Design Paths里，需要在psmpath里把封装库文件夹添加进去。

5.2 常见网表导入报错速查表

为了便于排查，我把网表导入过程中最常见的几类报错整理成了一个速查表，结合我自己的处理经验给出解决思路。

其中“Pin numbers not matching”这条最值得单独说一下。OrCAD原理图里，引脚的编号通常是数字（1、2、3...），但有些元件的封装焊盘编号不是数字，而是字母或字母数字组合（比如BGA封装的A1、A2、B1、B2，或者某些连接器的P1、P2）。如果原理图Symbol设计时引脚编号和封装焊盘编号没对齐，网表导入时必然报这个错误。处理办法就是打开封装文件，看每个焊盘的编号是什么，再回到原理图Symbol编辑界面，把对应引脚的编号改成一致。这个过程虽然繁琐，但每个封装只做一次，封装库越规范，后续越省心。

5.3 封装更新了为什么PCB上看不到变化

这是另一个高频问题：在Allegro里手动改过某个封装的焊盘大小，但重新导入网表后PCB上的封装没变。原因很简单——Allegro不是把所有元件都强制替换成封装库里的最新版本，它只在网表信息发生变化时才做更新。封装文件在库里改了，但网表里记录的还是旧的封装引用关系，你需要执行Tools > Padstack > Refresh，或者用Place > Update Symbols把指定封装强制刷新一遍。

另外也有人遇到“改了封装库之后，新放置的元件是新封装，老元件还是旧封装”的情况，这其实是个预期内的现象——PCB设计进行到中后期，不建议频繁大改封装，除非你愿意承担重新布局布线的成本。封装库的维护最好在项目启动前完成，中途只做必要的小修小补。

5.4 关于版本兼容性的建议

OrCAD和Allegro的版本搭配是很多人的隐痛。行业里最常见的组合是Cadence 17.2搭配17.2，或者16.6搭配16.6。如果手里拿到的是其他团队用不同版本做的设计文件，导入时报“Design file not recognized or version is too old”这类错误，大概率是版本问题。这种情况下，最好的解决办法是先确认对方用的具体版本号（Help > About里能看到），然后尽量用同版本或更高版本打开。低版本打开高版本文件在Cadence体系里基本行不通，不要浪费时间尝试各种奇怪的“转换工具”。

如果你的工作环境里必须同时处理多个版本的项目文件，我的建议是装一个Cadence 17.4做主版本，再装一个16.6做兼容版本。17.4能直接打开新文件，16.6用于处理老项目，尽量避免跨版本导入网表——那是所有坑里最难定位的一种。

6. 网表导入之后的同步与反标流程

6.1 位号反标：从PCB回到原理图的正确姿势

网表导入只是“原理图到PCB”这趟车的去程，实际项目里还有一趟返程——原理图修改后需要同步到PCB，PCB上调整过位号后需要同步回原理图。这个流程叫“Back Annotation”，反标。

具体场景是这样的：你在PCB上摆元件时发现某个电阻的位置放不下，换了个位号（比如把R12改成R120）；或者你在PCB上给某个元件加了Room属性，希望在原理图里也能看到。这些改动如果只存在于PCB端，下次重新导入网表时会被覆盖，所以必须反标回原理图。操作路径是：Allegro里File > Export > Logic，类型选“Library/Netlist”之外的那一项，生成一个反标文件（通常是logic文件），然后在OrCAD里执行Tools > Back Annotate，指定这个文件，原理图就会同步更新。

反标操作有几个注意点：一是反标前一定要保存PCB文件，并在原理图里先做一次完整的存档备份；二是反标和重新导入网表不能同时执行，顺序必须是——先反标，确认原理图更新了，再导出新网表，再导入PCB。如果你搞反了顺序，PCB端刚改好的位号会被旧网表覆盖回去，白白折腾。

6.2 增量导入：不再需要每次全量重导网表

项目进行到布线阶段，原理图可能一天改好几版。如果每次修改都走一遍完整的导出-导入流程，不仅效率低，还有可能把已经摆好的元件位置打乱。Allegro提供了ECO（Engineering Change Order）模式的增量导入功能，允许你只把修改过的网络和元件同步进来，不用全量重扫。

操作路径还是File > Import > Logic，但勾选上“ECO”选项。此时Allegro会比较新旧网表的差异，只更新有改动的部分：新增的元件、删除的元件、有变化的网络连接关系。没动的元件和网络保持原样，已经布好的线不会被拆掉。这个功能在项目后期特别实用。

不过我还要提醒一句：ECO模式虽然方便，但它对网表质量的要求更高。如果原理图里有位号重号、网络重复定义这类“脏数据”，ECO导入时可能会出现一些意想不到的牵连修改。所以使用ECO模式的前提是原理图DRC必须清洁，否则建议老老实实全量重导。

6.3 属性同步：不只是连接关系，还有设计约束

很多人把网表导入理解成“就是把元件和网络弄进去”，其实网表里还包含了一部分原理图端的属性信息，比如元件的Value值、PCB Footprint、User Property，还有你可能在原理图里给某个网络设置的阻抗约束、线宽约束、差分对约束等。这些约束信息在初始导入时会一起带进Allegro，后续如果你在原理图里改了一个网络的约束属性，重新导入网表时也会同步更新。

这里有一个常见操作误区：很多人喜欢在Allegro里直接设置电气约束——比如在Electrical Constraint Set里手动添加一组线宽规则，然后忘了在原理图里同步。等下次重新导入网表时，Allegro会以网表里的约束为准，把你手工加的规则覆盖掉。所以我的建议是：电气约束的源头一定要放在原理图端，或者至少有一个明确的“谁说了算”的约定，避免两边各设一套规则然后互相覆盖。

7. 从导入延伸到日常设计的几个操作习惯

7.1 网络命名规范直接影响导入后的可维护性

网表导入后，你在Allegro里看到的所有网络名都来自原理图。有些工程师画原理图时给网络随便命名，比如NET001、NET002，或者为了省事直接让OrCAD自动生成网络名。这在初期没问题，但到了布线阶段，你要在某条网络上加约束、查线宽、做阻抗控制时，满眼的NET001会让人崩溃。

我个人的做法是：所有关键网络在原理图阶段就规范命名，用功能缩写加信号类型的方式，比如“I2C_SCL_3V3”“UART1_TX”“DDR_DQ0”这种格式。网络名最好能一眼看出它是什么功能、属于哪个电源域、大概走哪一层。这些命名虽然不影响网表导入本身，但直接决定你在Allegro里的工作效率和正确性。布线阶段查网络、做约束、跑DRC时，可读性高的网络名能帮你节省大量时间。

7.2 建立自己的本地封装库和路径模板

网表导入最常见的报错之一就是“Device/symbol not found”，而这个报错的根源往往不是封装没做，而是Allegro不知道去哪里找封装。如果你每次新建工程都手动添加一遍封装库路径，偶尔漏掉一个文件夹就会导入失败。

更稳妥的做法是：把自己常用的封装按类别放好，在Allegro的User Preferences里设置好全局的psmpath和padpath，然后把这个配置导出为env文件模板。新建工程时，直接把模板env文件替换过去，所有路径一次到位。另外，如果团队成员之间会互相接手项目，最好规定封装库的路径规则，比如统一放在服务器的同一个文件夹下，避免每个人本地都有一套自己的库。

7.3 每次导入前做好版本存档

很多工程师在导入网表前不做文件备份，导入后发现不对劲想回退，却发现没有存档。Allegro的Save As虽然可以存多个版本，但如果你连续导入几次，中间某个版本没存，就无法回退了。我个人的习惯是：每次导入网表前，先把当前PCB文件存成带版本号的文件名，比如“板卡名_V1.2_布局完成.brd”，然后在导入后另存为“板卡名_V1.3_网表更新.brd”。这个方法不需要任何额外工具，但能在关键时刻救你一命。

7.4 关于Skill脚本和国产工具的补充

聊到Allegro就绕不开Skill脚本。很多重复性操作——比如批量更新封装、批量反标、批量设置线宽约束——都可以通过Skill脚本一键完成。Cadence官方的Skill是Lisp语言的一个变种，入门门槛不算高，网上也有大量现成脚本可以打包使用。不过我不建议新手一上来就折腾Skill，先把原生流程跑通，等你对网表导入了如指掌了，再考虑用脚本提升效率，否则脚本出问题时你连手动操作都不会，反而更痛苦。

另外，近年来国产EDA工具发展很快，一些工具已经可以兼容导入Cadence的网表文件。这类工具在简单板卡设计上效率很高，上手也快，但在复杂高速设计上的生态成熟度还有差距——差分对约束、多板互连、信号完整性分析等方面，Cadence体系仍然有明显优势。我的看法是：工具选择永远取决于项目需求，但作为工程师，吃透一套主流工具的完整设计流程始终是基本功。网表导入这个环节虽然基础，却是所有后续工作的起点，值得花时间彻底搞明白。

从我个人这些年做项目的体会来说，OrCAD和Allegro这套组合之所以难上手，很大程度上不是因为它功能复杂，而是因为它的设计哲学和国产或入门级工具有很大差异——它把每个环节都拆得很细，每一步都要求你明确知道自己在做什么。网表导入这个动作看似简单，实际上牵涉到位号管理、封装库维护、版本兼容、属性同步、反标与ECO等一系列概念。把这些概念理解透了，再去看Cadence相关的各种模块和工具，会轻松很多。