企业官网建设流程全解析

由于设计失误，上一篇推文把 Bandgap 的启动仿真、稳定性仿真这些关键步骤挤在一起，很多朋友反馈看着晕，调参踩了坑也找不到对应讲解。干脆重新整理，把 Cadence IC5141 下 Bandgap 电路最常用的四大仿真——稳定性、噪声、启动、PSRR——单独拆开，一步步讲清楚每个仿真的目的、设置方法、波形判读和调参思路。全程保姆级，照着做就能跑通。

文章默认你已经会用 IC5141 的基本操作，比如建库、画原理图、跑 DC 仿真。如果你还停留在“原理图画好了但不知道点哪里开始仿真”的阶段，建议先花半小时熟悉 CIW、原理图编辑器和 ADE L 的基本界面，再回来读这篇。

1. 仿真开始前的必备功课

1.1 确认工艺库与模型文件加载完整

IC5141 是 2000 年代中后期的经典版本，本身并不自带任何工艺库，必须手动加载 foundry 提供的模型文件。常见的模型文件格式是xxx.scs、xxx.lib或者xxx.1这类文本文件。启动仿真前，先去 CIW 窗口的Setup -> Simulator Directories里确认 simulator 路径是否指向了正确的spectre可执行文件，再去Environment里检查modelFiles是否包含了工艺库的完整路径。

我这里举个实际操作中很容易踩的坑：有些 foundry 只提供了tt（典型工艺角）模型，并没有提供ff和ss。如果你在仿真设置里直接选ss或ff，ADE 会提示 model not found。这种情况下，要么联系 foundry 要完整模型，要么先用tt跑通整个流程，等后续拿到完整模型再补跑工艺角。我遇到过有人在tt下仿真结果很好，一拍脑袋用了ss跑，结果 Bandgap 输出电压直接偏了 50mV，后来才发现是模型文件版本和电路设计时的版本不一致——这种事情其实很常见，所以建议开工前先核对模型版本。

1.2 原理图检查与 DC 工作点确认

Bandgap 电路的核心是产生一个与温度基本无关的参考电压，典型结构是运算放大器加两个不同电流密度的双极晶体管（BJT）和电阻网络。原理图画完之后，不要急着跑四大仿真，先花两分钟做静态检查：

• 所有管子的W、L是否已经填了具体数值，有没有留空的。
• 电阻的类型是rpoly、rnwell还是rhrpo，类型不同温度系数差异很大，这会直接影响 Bandgap 输出曲线的形态。
• 运放的正负输入端有没有接反。Bandgap 结构里，运放两个输入端的接法直接决定了反馈类型是正反馈还是负反馈。接反之后 DC 仿真可能也能收敛，但输出要么是电源电压，要么是接近地，完全不是正常的 1.2V 左右。
• BJT 是纵向 PNP 还是横向 PNP，发射极面积比是不是按设计要求设置的。一般 Bandgap 用的是 1:8 或者 1:24 的发射极面积比，这个比值的偏差会直接影响 ΔVBE 的精度。

确认无误后，跑一次 DC 仿真，把工作点打出来。重点看：

• 运放输入对管是否工作在饱和区（Vds > Vov）。
• 电流镜管子的 Vds 是否足够大，有没有进入线性区。
• 带隙核心的支路电流是否符合设计预期（通常在 1uA 到 20uA 之间，具体看你的功耗预算）。

只有 DC 工作点正确，后面的四大仿真才有意义。工作点不对就往下走，结果全是白看。

1.3 ADE 仿真环境的统一设置

IC5141 里的 ADE L 是主要仿真环境，打开后先设置这几项再开始干活：

• Simulator -> spectre，确认用的是 spectre 而不是 hspiceD 或者 ultrasim。IC5141 虽然支持多种仿真器，但 spectre 对四大仿真的支持最完整，收敛性也最好。
• Analysis -> tran、Analysis -> ac、Analysis -> noise、Analysis -> stb分别对应四个仿真。注意stb分析在 IC5141 里是一个独立选项，如果找不到，可能是因为Simulator没有切到 spectre，或者 license 不完整。
• Outputs -> Save All，建议在调试阶段把all节点都保存下来，方便后续排查问题。等流程跑通了再改回selected，减少仿真时间和数据量。

这些基础工作做完，下面逐个拆解四大仿真。

2. 稳定性仿真（Stability）

2.1 为什么要专门做稳定性仿真

Bandgap 电路几乎都工作在闭环状态，运放加反馈网络构成了一个反馈系统。如果环路在某个频率上相位裕度不足，电路就可能在某些条件下震荡。很多人有个误区，认为 Bandgap 这种“静态”电路不需要关注稳定性，但实际上 Bandgap 的输出要驱动后续的 LDO、ADC 参考、比较器等电路，外部会接很大的去耦电容，这些电容和 Bandgap 内部的输出电阻会形成新的极点，影响环路稳定性。

我们这里说的“稳定性”主要指小信号稳定性，也就是在静态工作点附近施加微小扰动后，环路能不能收敛回稳定状态。度量指标就是增益裕度（Gain Margin）和相位裕度（Phase Margin）。工程上一般要求相位裕度大于 60 度，增益裕度大于 10dB。如果相位裕度不够，输出的阶跃响应会有明显振铃，严重的时候就是持续振荡，用示波器看输出波形就是正弦波。

2.2 stb 分析与传统 ac 分析的区别

IC5141 的 spectre 支持两种分析环路稳定性的方法：一种是传统的ac分析，外加在环路中插入一个巨大的电感或电容来断开环路（Middlebrook 方法）；另一种是stb（Stability）分析，利用 spectre 内置的环路探针（iprobe）来检测环路增益。

强烈建议用stb，理由有三：

• 不需要手工断环，也就不需要在断开点加载大电感的收敛性问题。
• 可以测量环路增益、相位裕度以及环路带宽，直接给出结果。
• 对电路工作点影响极小，不会因为断环方式不同导致测量结果偏差。

ac分析断环方法在 IC5141 时代虽然也能用，但需要额外注意端接阻抗的匹配，稍不注意测出来的环路增益就不对。stb 分析就没有这种烦恼。

2.3 iprobe 的放置规范与两个注意点

stb 分析方法要求你在环路里放置一个iprobe元件（在 analogLib 库里可以找到，符号是一个圆环加一根线）。放置位置非常关键，放错了测出来的东西就不对。我的经验是：

• 必须放在环路内，确保环路从 probe 处断开后仍然能形成完整的信号路径。
• 优先选择运放输出端到反馈网络之间，或者反馈网络到运放输入端之间。
• 确认 probe 的“+”“-”方向与电流方向一致。方向反了，测出来的环路增益相位会差 180 度。

实际操作中，最常见的错误是 probe 放在了开环路径上，而不是闭环路径上，导致测量结果没有意义。我自己的习惯是：先看电路图，沿着信号流向走一遍——从运放输出→反馈电阻→运放反相输入端→运放内部→运放输出，确保 probe 在这个闭合回路中。

2.4 稳定性仿真的参数设置与判读方法

在 ADE 里新建stb分析，设置扫描范围。带宽范围一般从 1Hz 到 1GHz 或 10GHz，具体看工艺速度。扫描点数至少 1000 点，太少了在相位曲线拐弯处会失真。然后选择probe instance，填入你放置的 iprobe 实例名。

跑完之后，ADE 会直接画出环路增益幅频曲线和相位曲线。判读方法：

• 环路增益穿过 0dB 处的频率就是环路带宽，记为 fc。
• 在 fc 处读取相位曲线数值，用这个数值减去 -180 度，得到的绝对值就是相位裕度。比如相位曲线在 fc 处为 -115 度，相位裕度就是 65 度。
• 相位曲线穿过 -180 度处的环路增益值，就是增益裕度。比如这里增益为 -12dB，说明还有 12dB 的余量，合格。

2.5 调参心得：带宽做多宽才够用

Bandgap 环路的带宽不需要做得特别高。毕竟 Bandgap 的输出目标是直流参考电压，不需要处理高频信号。带宽太高反而容易引入高频噪声，而且会增加功耗。我一般的做法是把环路带宽设置在几百 kHz 到几 MHz 之间，相位裕度做到 65 度以上。

如果仿真结果显示相位裕度不足，优先调运放的补偿电容。大多数情况下，加大运放输出端到地或者输出端到某个内部节点之间的 Miller 补偿电容，可以降低带宽，提升相位裕度。但电容也不是越大越好，太大会让环路带宽掉到几十 kHz 以下，影响启动速度和负载响应。

另一个调法是调整反馈电阻的阻值比例，改变反馈系数，也能影响环路特性。但要注意，反馈电阻阻值直接影响 Bandgap 的温度特性，不要为了稳定性牺牲温度系数。我见过有人为了把相位裕度从 50 度调到 70 度，把 R1/R2 的比值改了，结果温度系数从 5ppm/°C 恶化到了 20ppm/°C，这就是捡了芝麻丢了西瓜。

3. 噪声仿真（Noise）

3.1 噪声仿真的意义：Bandgap 噪声会被放大

Bandgap 为整个系统提供参考电压，它的噪声会通过后续电路的电源抑制特性直接叠加到输出信号上。比如一个 12 位 ADC，参考电压噪声如果太大，有效位数直接往下掉。很多新手只关心 Bandgap 的 DC 精度和温度系数，忽略了噪声，这是不对的。

噪声仿真可以让我们看到输出参考电压的噪声谱密度（V/√Hz），以及各个器件对总噪声的贡献占比。有了这个，才能有针对性地优化。

3.2 noise 分析设置方法

在 ADE 中设置noise分析：

• 扫描频率范围：一般从 1Hz 到 100MHz 或 1GHz。Bandgap 是低频应用，重点看 1kHz 以内和 10Hz 到 100kHz 这个频段。
• 输入信号源：选择你关心的输入源。对于 Bandgap，我们通常关心输出噪声，所以把输入源设为电路的“虚拟输入”，让 spectre 计算从该输入到输出的噪声增益。但多数情况下，我们关心的是输出端的总积分噪声，可以直接把输入源设为一个无关紧要的直流源，然后在输出端计算总噪声。
• 输出节点：选择 Bandgap 输出节点，比如VREF。
• 扫描点数：至少 1000 点，频率范围宽时建议 2000 点以上，否则低频段曲线不平滑，积分值也有误差。

跑完后，ADE 会画出噪声谱密度曲线。如果要计算积分噪声，可以用 Calculator 里的integ函数，对噪声功率谱密度（单位是 V²/Hz，注意不是 V/√Hz）做积分，再开根号。很多新手直接在 Calculator 里对 V/√Hz 曲线求积分，出来的结果是错的。正确的做法是：将V(ON)曲线（spectre 噪声分析的输出）平方后再积分，或者直接使用getData函数读取 spectre 输出的out.noise数据。

3.3 如何判读噪声贡献占比

在 noise 分析结束后，ADE 里可以查看每个器件对输出噪声的贡献。spectre 会打印一份噪声贡献列表，按贡献大小排序，显示每个 device 的热噪声和闪烁噪声占比。这是优化噪声最重要的依据。

以典型的 Bandgap 为例，你会看到以下规律：

• 电阻的热噪声贡献占了很大比例，尤其是阻值大的电阻。Bandgap 里的电阻阻值动辄几十 kΩ 甚至上百 kΩ，热噪声密度是 4kTR，阻值越大噪声越大。
• 运放输入对管的闪烁噪声（1/f 噪声）在低频段（1kHz 以下）占主导。PMOS 输入对管的闪烁噪声通常比 NMOS 小一个数量级，所以很多低噪声 Bandgap 设计会选 PMOS 输入对管。
• BJT 的 shot noise 和基极电阻热噪声也不可忽略，但通常排在电阻和运放之后。

有了这份列表，你优化噪声就有了方向，而不是瞎猜。

3.4 降噪调参的几条可行路线

如果仿真结果显示噪声偏大，我通常会按以下顺序尝试：

• 增大输入对管的面积（W、L 同时增大），可以有效降低闪烁噪声。尺寸加倍，闪烁噪声大约降低 3dB。但注意寄生电容也会变大，影响带宽和稳定性。
• 减小关键电阻的阻值，同时适当增加电流。电阻热噪声和电阻值成正比，阻值减半噪声功率减半，但功耗和电流会增加。这是一种典型的功耗与噪声折中。
• 在运放输出端或 Bandgap 输出端增加 RC 滤波。Bandgap 的输出带宽其实不需要很高，加一个低通滤波器可以把高频噪声滤除。但注意这个滤波器不能影响环路的稳定性，否则会引入新的极点。
• 如果噪声主要由某一个大电阻贡献，考虑把这个电阻拆成几个串联的小电阻，或者在工艺允许的情况下选择方阻值更小的电阻类型。

我个人的经验是：噪声优化往往和功耗、面积、稳定性互相牵制，一次调参很难全面兼顾。如果客户只关心 100Hz 到 100kHz 的积分噪声，优先把该频段的噪声降下来，不要在 1Hz 以下死磕——太低频的闪烁噪声对大多数应用没有实际影响，只会浪费你的调试时间。

3.5 一个容易被忽略的噪声点：运放 bias 电路

噪声贡献列表里有时会显示运放偏置电路里的电流镜管也贡献了不少噪声。很多人会忽略这一点。电流镜管的噪声会直接叠加到运放的尾电流上，等效到输入就是一个不小的噪声源。所以优化噪声时，不要光盯着输入对管和电阻，也要看看 bias 电流镜管的尺寸和过驱动电压是不是合理。我的习惯是把 bias 管子的 L 加长一些，降低跨导，从而降低其噪声贡献。

4. 启动仿真（Startup）

4.1 简并点是什么，为什么 Bandgap 需要启动电路

Bandgap 电路有两个稳定的直流工作点：一个是正常工作的点（输出约 1.2V），另一个是“零电流”简并点（所有管子电流为零或者接近零，输出为 0V）。上电时，如果电路恰好落入零电流简并点，Bandgap 就“启动失败”了，表现为输出电压一直停在 0V 或者极低的电平，而且能持续很长时间。

所以 Bandgap 必须有一个启动电路，用来破坏零电流简并点的稳定性，把电路强行拉到正常工作点，然后在电路稳定后自动退出，不影响正常功耗。启动仿真的目的，就是验证上电过程中电路能不能可靠地从 0 状态启动到正常工作状态。

4.2 启动仿真设置方法

启动仿真的本质就是一个瞬态仿真（tran），但需要模拟真实的电源上电过程。

设置方法：

• 使用vdc电源，并设置它的type为pulse或者exp，让它从 0V 开始爬升到最终电压。也可以使用模拟真实上电曲线的方式，比如pwlf（分段线性），自定义多个时间点的电压值。最简单的做法是用pulse电源，设置起始电压 0V，最终电压 3.3V（或其他你的电源电压），上升时间设 1us 到 10us。上升时间不能设太短，太短容易激起不必要的过冲，掩盖启动问题；也不能太长，太长浪费仿真时间。
• 瞬态仿真时间设置。至少设置到电源稳定后的 10us 或 100us，给启动电路足够的响应时间。观察这段时间里输出电压是否从 0 爬升到正常值。
• 输出节点选 Bandgap 输出 VREF，另外也建议选启动电路内部的关键节点，方便排查。

跑完后看波形：正常现象是 VREF 从 0V 快速上升到 1.2V 左右，然后基本稳定。如果在几十微秒内 VREF 一直停在 0V 附近，或者非常缓慢地爬升，说明启动电路有问题。

4.3 多次跑仿真才能覆盖启动可靠性

只跑一次上电仿真还不够。因为电路落入哪个工作点取决于上电时刻各个寄生电容的初始电荷，而这在仿真是由初始条件决定的。为了充分验证启动可靠性，我建议至少跑三种情况：

• 电源从 0 开始正常上电一次。
• 电源快速上电（上升时间 100ns），模拟快速上电场景。
• 在ADE -> Simulation -> Convergence -> Initial Condition中，把 VREF 节点的初始电压设为 0V，好几个关键节点的初始电压设为 0V，然后再跑。

如果条件允许，还可以做一些极端情况：在电路已经正常工作的状态下，突然拉低电源再恢复，看能不能重新启动。这种掉电再上电的测试在生产环境中是很常见的。

4.4 启动失败如何分析与调参

如果仿真发现启动失败，现象多半是输出停在 0V 或者很低电平。这时要检查启动电路的动作过程：

• 启动电路有没有在电源上升初期产生一个足够强的“踢一脚”信号？很多启动电路是通过检测输出节点电压低来触发的，如果检测节点选得不对，启动电路可能根本不会触发。
• 启动电路注入的电流能不能把核心电路从零电流状态拉出来？有些启动电路设计的注入电流太小，被核心电路的电流镜“吃掉”了，无法打破简并状态。
• 启动电路在电路正常后能不能自动关闭？如果启动电路一直处于开启状态，它会持续消耗电流、注入噪声，甚至影响 Bandgap 的温度特性。正常的启动电路应该在电路启动完成后自行切断或者弱化其作用。

调参方向：

• 增大启动电路的驱动力，比如增加启动管的宽长比，让启动瞬间注入更大电流。
• 调整启动电路检测点的位置。有些设计把启动电路检测点放在运放输出端，但这个点在启动初期并不一定处于正确电平。我常用的是检测 Bandgap 输出节点 VREF，或者检测核心支路电流镜像节点的电压。
• 增加启动电路的时间常数，比如加一个小电容，让启动脉冲持续时间更长，确保核心电路被可靠拉离简并点。

还有一点要特别提醒：有些版图实现中，启动电路的位置如果离核心电路太远，会有较长金属连线产生额外寄生电阻和电容，影响启动速度。在 pre-sim 阶段可能看不出，但 post-sim 阶段这些问题就会暴露。所以画版图时尽量把启动电路放在核心电路附近。

4.5 一个实际踩坑案例

有一次我给一个 Bandgap 做启动仿真，电源上电从 0 到 3.3V，上升时间设了 1us，VREF 输出大约到 1.18V，看起来一切正常。但我把上升时间改成 10us 之后，VREF 就停在 0V 不动了。原因在于启动电路的触发点是基于电源电压分压的，电源爬升太慢时，分压点电压在很长一段时间里低于核心电路的阈值，启动管一直处于微导通状态，没有形成足够强的“踢”信号。后来我把启动电路改成了基于输出节点检测的结构，才彻底解决了慢上电启动失败的问题。

这个案例告诉我们：启动仿真一定要结合真实的电源上电时间。如果芯片应用场景是电池供电，电源上电可能很慢（毫秒级），仿真的上升时间就不能设置得太乐观。

5. PSRR 仿真（电源抑制比）

5.1 PSRR 的定义与测试意义

PSRR（Power Supply Rejection Ratio）衡量的是电源线上的交流扰动对 Bandgap 输出的影响能力。如果电源上有 100mV 的纹波，PSRR 为 -60dB，则输出端的纹波只有 0.1mV。这个指标在混合信号芯片里极为关键，因为数字电路开关会产生大量电源噪声，如果 Bandgap 的 PSRR 不好，这些噪声就会直接污染参考电压。

PSRR 也可以从负向看，就是电源到输出的增益。频率越低，PSRR 通常越好，因为环路增益在低频时很高；频率升高，环路增益下降，PSRR 就变差。所以 PSRR 曲线一般是低频段平坦且很低，高频段逐渐抬升。

5.2 PSRR 仿真设置方法

IC5141 下做 PSRR 仿真非常简单，本质就是一个 ac 分析：

• 给电源电压源（比如 VDD）添加一个ac幅度。在vdc电源的属性里，有一个ac magnitude参数，填 1，单位是 V。这样在 ac 扫描时，电源上会叠加 1V 的小信号交流激励。
• 设置ac分析。扫描类型选log，起始频率 1Hz 或 10Hz，终止频率 100MHz 或 1GHz，点数至少 1000。
• 输出选择 VREF 节点的交流电压，做dB20(VF("/VREF"))的运算，得到的曲线就是 PSRR 的倒数（或者说就是电源到输出的增益）。如果希望显示为负值，直接看 dB20(VF("/VREF"))，低频时它应该是一个很负的值，比如 -60dB、-70dB，这就是 PSRR。

注意：ac 分析是基于某个 DC 工作点的线性化分析，所以必须先有一个正确的工作点。PSRR 仿真的前提是 DC 工作点已经在正常状态，如果之前 DC 仿真都跑不收敛，PSRR 的结果也没有意义。

5.3 PSRR 波形如何判读

通常你会看到这样的曲线：

• 低频段（比如 100Hz 到 1kHz），输出电压增益非常低，大概 -60dB 到 -90dB 不等，说明电源纹波被环路强烈抑制。
• 随着频率升高，环路增益开始下降，PSRR 曲线开始抬升。通常在环路带宽附近，曲线会明显上升，之后以一定斜率继续上升，直到接近 0dB（说明电源纹波直接传到输出了）。
• 高频段有时会出现一些尖峰或谐振，这通常是由寄生电容和环路延迟引起的。

如果你看到低频 PSRR 只有 -30dB 左右，说明电路环路增益不够，需要检查运放的增益是否足够。如果你看到高频段 PSRR 在 1MHz 附近就抬升到 -20dB 以上，说明输出电容和环路带宽的设置可能有问题，需要重新优化。

5.4 提高 PSRR 的几种有效手段

提高 Bandgap PSRR 的思路，本质上就是增强环路增益、降低高频耦合路径：

• 增加运放增益。环路增益越高，低频 PSRR 越好。典型做法是把运放做成两级结构，或者用 cascode 结构提高输出阻抗。
• 增加输出电容。输出端到地加一个较大的电容，可以形成极点，滤除高频纹波，也能改善高频 PSRR。但要注意输出电容会影响稳定性，需要重新仿真确认。
• 使用电源预稳压或 cascode 电流镜。给 Bandgap 核心电路做一个简单的预稳压，或者使用 cascode 电流镜，可以显著降低电源纹波向核心电路的渗透。
• 在版图上注意电源线和地线的隔离，减少寄生电感和电阻。这个在 pre-sim 阶段看不到，但 post-sim 会体现出来。如果 post-sim PSRR 明显变差，多半是版图的寄生参数导致的。

5.5 调参时的一个反直觉点

有时候你增加输出电容，会发现低频 PSRR 没什么变化，高频 PSRR 却变差了。原因是输出电容与环路的相互作用改变了带宽特性，在某个频段反而形成了谐振峰。所以不要盲目加电容，要在加完电容后完整地看一遍 PSRR 曲线和稳定性仿真结果，确认没有副作用。

另外，如果运放的偏置电流本身就受到电源波动的影响，那么不管你怎么加输出电容，低频 PSRR 都很难改善。这时候要回头检查偏置电路是不是用了自偏置结构，自偏置结构对电源波动的抑制能力通常较差，换成带 cascode 的偏置结构会好很多。

6. 四大仿真之间的联动与常见问题排错

6.1 它们不是孤立的

很多人把稳定性、噪声、启动、PSRR 当作四个独立的仿真任务，做完一个关掉一个。但实际设计中，它们是互相影响的。典型联动关系如下：

• 加大输出电容改善 PSRR，但会降低环路带宽，影响相位裕度，还可能让启动变慢。
• 调大输入对管尺寸降低噪声，会增加寄生电容，影响稳定性。
• 调整启动电路的驱动力，如果驱动管尺寸很大，可能会增加额外的寄生电容，影响稳定性仿真结果。
• 减小电阻降低噪声，会改变 DC 工作点电流，进而改变运放的增益和带宽，最终影响 PSRR 曲线。

所以我的建议是：在做完一轮调参后，四大仿真全部重新跑一遍，哪怕你只改了一个电阻。不要偷懒只说“我只改了一个电阻，其他的不用跑”，在实际项目中，这种偷懒往往是造成流片后 chip 失效的原因之一。

6.2 常见问题速查表

6.3 IC5141 特有的几个坑

IC5141 作为经典版本，也有一些“古董级”的坑，我在这里一并分享。

• stb 分析默认不会自动扫描probe instance。如果你在stb分析设置里没有填 probe 实例名，spectre 会报错。很多人第一次用 stb 都栽在这。
• noise 分析的结果文件里，器件列表要是有器件没标名字，spectre 会把它归到xxx这一类里，显示不清不楚。建议从一开始就给所有器件起好名字，方便排查。
• 瞬态仿真的最大步长设太大，启动仿真可能漏掉关键的细节波形。建议把最大步长（tstab或maxstep）设为总仿真时间的 1/100 左右，比如仿真 100us，最大步长设 1us。
• IC5141 的 ADE 自带的 Calculator 功能比较老，integ函数用起来不是那么顺手。如果不习惯，可以把噪声数据导出到文本文件，用 Python 或 MATLAB 做积分和画图，效率高得多。

6.4 关于调参的最终建议

如果让我用一个词概括 Bandgap 调参的核心，那就是“折中”。Bandgap 的工作点、增益、带宽、噪声、功耗、启动可靠性、PSRR，这些指标没有一项是可以单独优化的，几乎每一项优化都会影响其他一至两项。

所以我建议你养成一个习惯：每次调完参数，记录下四大仿真各自的关键指标，做成一个表格。比如：

这样每次改动都有数据支撑，最后总结也能清晰说明哪个版本更优，而不是靠感觉拍板。Bandgap 设计看起来简单，真正把它调到满足所有指标，还是要花不少功夫的。希望这篇教程能帮你省下一些在 IC5141 上试探的时间。后面如果大家需要，我可以再写一篇关于 Bandgap 版图布局对 PSRR 和稳定性影响的实测记录，那个坑比原理图阶段更多，也更有意思。