企业官网建设流程全解析

做电源设计这几年，我养成了一个习惯：拿到一块新板子，先不去看什么仿真报告，也不急着调环路，先把示波器探头怼到BUCK电路的SW引脚上。SW引脚波形基本上就是整个BUCK电路的"心电图"，电路处于什么工作状态、管子开关是否正常、死区合不合理、电感有没有饱和、环路稳不稳定，全都能从这段电压波形里读出来。尤其当你需要判断电路工作在CCM还是DCM时，SW引脚的波形几乎是最直接、最不会骗人的证据。

这篇文章我就结合自己调试同步BUCK和非同步BUCK的实际经验，把"怎么从SW引脚波形看懂BUCK电路"这件事拆开讲清楚。不管你是刚入门的小白，还是被EMI和轻载效率问题折磨的老兵，这篇文章里都会有你能直接拿去用的东西。

1. 为什么电源工程师都要会看SW引脚波形

1.1 SW节点是BUCK电路信息量最密集的观测点

BUCK电路里有四个关键节点：输入VIN、输出VOUT、电感电流通过的路径，以及高边管和低边管之间的开关节点SW。VIN和VOUT是直流电压，看不到开关动作的细节；电感电流需要电流探头，而电流探头带宽和灵敏度往往不够，在轻载小电流场景下测出来的噪声大得没法看。唯独SW引脚，一个普通的10x无源探头就能直接测量，而且它上面的电压变化完整记录了开关动作、电感电流方向、死区时间、寄生参数谐振等几乎所有信息。

这就像医生看心电图一样，SW波形的幅值、频率、占空比、边沿斜率、振铃频率都是有意义的"生理指标"。高电平段对应高边MOSFET导通，低电平段对应低边MOSFET（或续流二极管）导通，中间那段振荡尾巴则藏着寄生参数和DCM模式的重要线索。你只需要用一支探头就能判断电路的工作状态，这是性价比最高的调试手段。

1.2 看波形与看仿真的本质区别：波形里全是"真问题"

刚入行那会儿我也迷信仿真，总觉得只要仿真模型跑通了，板子就一定能工作。后来被现实教育了几次才明白：仿真模型里的理想开关、无寄生电感的PCB、精准的驱动时序，在实际板上全部要打折扣。而SW引脚波形不会骗人，它把所有的非理想因素——封装引脚电感、PCB走线寄生电容、驱动器的实际上下沿、死区时间里的体二极管压降——全都明明白白画给你看。

同样一块PCB，仿真里SW波形是干干净净的方波，实测却带着上百兆的振铃，如果不看SW引脚，你可能永远都在猜测EMI超标的来源。这也是我写这篇文章的初衷：把SW波形的分析方法系统化，让后来的人拿到示波器就知道该看什么、怎么判断、怎么定位问题。

2. BUCK电路拓扑与SW节点的物理本质

2.1 同步与非同步BUCK的结构差异

BUCK电路的基本拓扑并不复杂，但同步和非同步两种结构在SW波形的"低电平"段差异非常明显，所以必须先区分清楚。

非同步BUCK的高边开关通常是PMOS或NMOS，低边则是一个续流二极管（通常是肖特基二极管）。高边导通时，SW节点通过高边管连接到VIN，SW电压约等于VIN（减去高边管的导通压降）；高边关断时，电感电流通过续流二极管续流，SW电压被二极管钳位到负电压，大约是-0.3V到-0.7V（肖特基取-0.3V~-0.4V，普通PN二极管取-0.7V左右）。

同步BUCK则是把续流二极管换成了一个低边MOSFET（通常叫LS-FET或SR，即同步整流管），通过控制信号让它在高边管关断时导通，从而降低续流压降、提高效率。同步BUCK在CCM模式下，低边管导通时SW电压近似为0（实际是I × Rds(on)，即电感电流乘以导通电阻，通常也就几十毫伏）；在死区时间内，低边管尚未导通，电感电流只能通过低边管的体二极管续流，SW电压同样会被钳位到-0.7V左右。

这个表格看起来简单，但它解释了很多调试中的"怪现象"：如果你在同步BUCK的SW引脚上看到-0.7V的负压平台，而且这个平台占比特别大，那说明死区时间设置偏长了，低边管长时间通过体二极管续流，效率会受影响。这些细节，光看规格书上的死区时间参数是不够的，必须回到波形上确认。

2.2 SW节点为什么是整板最"脏"的地方

SW节点的物理位置决定了它天生就是个高频高dv/dt的噪声源。从电路连接来看，SW节点同时连着高边管的源极（或漏极，取决于拓扑）、低边管的漏极、电感的输入端，它的灌入电流在每个开关周期内都会发生从正到负的剧烈跳变。更重要的是，SW节点的净面积很大，寄生电容较大；同时功率MOSFET的封装引线、PCB走线又会引入寄生电感。这些寄生参数组合在一起，让SW节点在开关瞬间成为一个LC谐振回路，振荡在所难免。

在DCM模式下，SW节点还会出现一种特性：当电感电流降到零，低边管和体二极管都关断后，SW节点几乎处于"悬空"状态，只剩下寄生电容和电感组成谐振回路。这时候SW电压会以VOUT为中心做衰减振荡。很多人第一次在DCM模式下看到SW波形上那段"尾巴"时，会误以为电路出现了振荡故障，其实这是正常的物理现象。理解这个本质，后面分析DCM波形就会顺理成章。

3. CCM模式下SW波形的特征与关键时间点

3.1 完整开关周期内SW电压的四个阶段

先画一个标准CCM模式下的SW波形：一个开关周期Ts内，高边管导通时间Ton内SW电压为VIN（或接近VIN），高边管关断后的Toff时间内SW电压为0V（同步BUCK）或负压（非同步BUCK）。这是最简化的描述，但实际波形里还藏着两个容易被忽略的细节。

第一个细节是高边管导通瞬间（上升沿）之后，SW电压并不是立刻稳稳停在VIN，而是会出现一个电压过冲再回落的振铃段。这是因为高边管导通瞬间，其源漏之间的寄生电容Coss需要充电，同时寄生电感Lparasitic中储存的能量会和寄生电容谐振，产生一个峰值为VIN加上Lparasitic × di/dt的高频振铃。这个振铃的频率通常在几十MHz到几百MHz，幅度可能超过VIN的20%甚至更高。

第二个细节是死区时间的影响。同步BUCK中，高边管和低边管不可能同时导通，所以控制芯片会在切换时插入一个死区时间。死区时间内两个管子都关断，电感电流通过低边管的体二极管续流，SW电压被钳位在-0.7V左右。这就导致SW低电平段不是一个平的0V，而是先出现一个约-0.7V的坑，等低边管真正导通后才回升到接近0V。高边管导通前，死区时间里同样会出现短暂的-0.7V坑，然后SW电压才跃升到VIN。

所以一个完整的CCM同步BUCK SW波形，其实有四个阶段：高电平段（高边管导通）、-0.7V坑（死区）、低电平段（低边管导通）、又一个-0.7V坑（死区并准备进入下一个周期）。很多经验不足的工程师看到那个负压坑，会以为芯片坏了，其实只是死区存在的正常印记。

3.2 从SW波形读取占空比与输入输出电压关系

CCM模式下，BUCK电路的占空比D理论上等于VOUT / VIN，这是一个非常经典的关系式。但在实测SW波形上直接读占空比时，要记住这个理想公式是在忽略导通压降、死区时间、寄生参数的前提下成立的。当负载电流较大时，高边管和低边管的导通压降会让实际占空比略微偏离VOUT / VIN。

我自己调试时会用示波器的测量功能直接统计SW波形的正脉宽和周期，算出实际占空比，再和VOUT / VIN做对比。如果偏差超过几个百分点，就要留意是不是导通压降太大、死区时间过长或者环路在强制拉宽/压缩占空比。比如在输入电压偏低、负载电流又很大的场景下，高边管的压降占比会上升，芯片为了维持VOUT稳定，会把占空比往大了推。反过来，如果你发现实测占空比明显小于VOUT / VIN，而电路恰好工作在轻载，那很可能已经进入了DCM模式——DCM模式下，为了传递同样的能量，占空比确实会比CM公式计算的更小。

这里还要提醒一点：示波器测量占空比时，建议使用"下降沿到下降沿"或"上升沿到上升沿"的周期测量，不要直接用手动光标去卡，因为SW波形的边沿有振铃，手动光标很容易多卡大半个振铃周期进去，读出来的占空比误差很大。

3.3 CCM波形的边沿斜率隐含的信息

SW波形上升沿和下降沿的斜率，主要取决于驱动器对栅极电荷的充放电速度以及高边管的开关速度。如果上升沿明显变缓，可能是高边管的栅极驱动电阻过大、驱动芯片的峰值电流能力不足，或者是米勒平台时间过长。如果下降沿变缓，则要排查低边管的驱动问题。

不过，想从SW波形上直接判断"过缓"到什么程度算异常，需要有个参照系。一般来说，同步BUCK的SW上升时间在几纳秒到几十纳秒之间，具体取决于开关频率、功率等级和驱动能力。如果观察到上升沿超过50ns，同时器件手册上标称的是十几纳秒的开关时间，那就要考虑是不是驱动电阻太大，或者驱动的供电电压不足。把上升沿时间和振铃幅度放在一起看，还能辅助判断是否需要加RC吸收电路来抑制EMI——这些问题都是供电工程师在日常调试中绕不开的。

4. DCM模式下SW波形的"第三状态"

4.1 电感电流过零之后SW电压为什么不是直接停在VOUT

DCM模式最难理解也最容易让新人困惑的，就是电感电流降到零之后SW电压的那段振荡。先明确一下物理过程：负载变轻时，电感电流的平均值下降，但电感电流的纹波峰峰值却基本不变（因为它取决于VIN、VOUT和电感量及开关时间）。当电感电流谷值降到0A时，电路进入临界导通模式（BCM），负载继续变轻则进入DCM：每个周期内有一段"死寂期"，期间电感电流为0，高边管和低边管都处于关断状态。

关键问题来了：低边管关断后，SW节点并不是被"钉"在某个固定的电位上，而是处于高阻状态。此时SW节点对地有一个寄生电容Csw（主要是低边管的Coss、高边管的Coss以及PCB走线寄生电容之和），SW节点又与电感L和输出电容Cout构成一个谐振回路。由于Cout很大，电压基本稳定在VOUT，所以在电感电流过零的那一刻，SW电压理论上应该等于VOUT。但在实际电路中，电感电流降到零时低边管关断会带来一个电流突变，SW电压会以VOUT为中心产生一个衰减振荡，振荡频率由L和Csw决定：f_res = 1 / (2π√(L × Csw))。

这个振荡能量很小，通常只有几百毫伏的幅度，并且会因为回路中的寄生电阻而逐渐衰减。如果Csw较大（比如低边管是大电流MOSFET，Coss很大），振荡频率会偏低，幅度衰减更慢，看起来就像一串比较长的"尾巴"。这时候如果你用几百兆带宽的示波器去看，这个尾巴其实还在更小的尺度上叠加了高频振铃，但主体振荡还是能看得很清楚。

4.2 用SW波形判断进入了CCM还是DCM，以及临界点

现在说最实用的：怎么用SW波形快速判断工作模式。最简单的方法就是观察SW低电平段的结束方式。

在CCM下，整个开关周期里电感电流都不为0，SW在低电平段总是被低边管（或二极管）钳位，所以低电平段结束后，直接就是上升沿到高电平，不存在"悬空振荡"的尾巴。而DCM下，低电平段持续一段时间后，因为电感电流已经降到0，SW变为高阻状态，于是出现一个以VOUT为中心的衰减振荡尾巴，然后才是下一个周期的高电平上升沿。

更准确地说，在DCM模式下，SW引脚波形是"高电平段（高边导通）+ 低电平段（续流到电流为零）+ 振荡尾巴（电感电流为零，节点高阻）"的三段式结构，而CCM只有前两段。所以你把示波器时间轴拉宽到能够看到三五个完整周期时，如果发现SW从高电平掉到低电平之后，不是直接反弹到高电平，而是先来一串衰减振荡再进入下一个周期，那么电路已经进入DCM了。

如果你想找CCM/DCM的临界点（也就是BCM），操作方法也很简单：用电子负载把输出电流从满载往下减，同时盯着SW波形。你会在某个电流点看到SW低电平段的负压坑和振铃形态发生变化——准确说，是在更窄的时间尺度上，当SW低电平时电感电流的谷值变为0时，相应波形上会出现振铃，即使振铃很微弱，只要看到它出现，就说明已经进入DCM。这个电流值就是临界负载电流：I_crit = (VOUT × (1 - D)) / (2 × L × fsw)。你可以用这个公式去验证实测临界点，一般在合理误差范围内。

4.3 轻载调频模式（PFM/Skip）的波形特征

很多现代BUCK芯片在轻载时会自动切换工作模式，比如跳过一些周期（Skip Mode）或降低开关频率（PFM模式），来减少开关损耗、提高轻载效率。这时候SW波形会呈现出明显的"脉冲群"特征：一连串密集的开关脉冲，然后是一段完全没有开关动作的死寂段，接着又一串脉冲。这种特征和打嗝保护（Hiccup）很像，但两者本质完全不同：Skip/PFM是正常的工作模式，而Hiccup保护通常伴随着输出过流或短路故障。

区分它们的方法还是看SW波形和输出电压。Skip模式下，SW脉冲群的频率随负载变化，但输出VOUT纹波仍在预期的设计范围内；Hiccup保护时，SW脉冲群之间往往有很长的间隔，而且输出电压会明显塌陷，掉出标称范围。用示波器同时测SW和VOUT，一眼就能分辨。

我调试过一个12V转3.3V的DCDC模块，客户反应空载时输出电压纹波异常增大，频谱上能看到低频成分。我一开始以为是环路不稳，后来用示波器看SW引脚，发现芯片在空载时以极低的频率做脉冲群输出，每个脉冲群的开关频率还是正常的1MHz，但群与群之间的间隔拉得很大，导致输出电容周期性充放电，产生了较大的低频纹波。这不是故障，是芯片进入PFM模式的正常表现。如果希望纹波更小，可以强制芯片进入FPWM（强制PWM）模式，代价就是轻载效率下降。这种"波形分析→工作模式理解→对症做配置选择"的思路，正是SW引脚分析的价值所在。

5. 实测波形的非理想因素：振铃、过冲与死区

5.1 振铃从哪里来：寄生谐振的定量分析

SW引脚的振铃几乎是每个BUCK电路都绕不开的现象，区别只是振铃幅度和频率大小。前面已经提过，振铃来源于SW节点寄生电感和寄生电容之间的高频谐振。寄生电感主要来自功率MOSFET封装引线、内部邦定线和PCB走线，一般量级在0.5nH到5nH之间；寄生电容则主要是MOSFET的Coss和PCB走线寄生电容，量级在几十pF到几百pF之间。它们的谐振频率可以用公式f_ring = 1 / (2π√(Lparasitic × Cparasitic))估算，典型值落在50MHz到300MHz区间。

振铃的激励源是开关瞬间的电流突变di/dt。高边管导通的瞬间，电流从0迅速上升到负载电流，这个di/dt在寄生电感上产生的压降为ΔV = Lparasitic × di/dt，叠加在VIN之上，就形成了电压过冲。同理，高边管关断瞬间，电流被急剧切断，寄生电感上的反电动势会把SW电压瞬间拉到负值，形成负过冲。这就是SW引脚波形上升沿和下降沿上看到"毛刺"和"弯钩"的根源。

振铃不仅难看，还会带来两个实际危害：一是高频振铃通过空间辐射和传导路径形成EMI超标；二是振铃电压叠加在MOSFET的漏源电压上，有可能超过MOSFET的耐压极限，导致管子损坏。所以看到幅度过大的振铃时，一定要认真对待。常规处理手段是：在SW节点对地加RC吸收电路（snubber），电阻和电容的取值需要根据振铃频率和等效阻抗来算；或者减小栅极驱动电阻来改变开关斜率，但这是把双刃剑，放慢开关速度会牺牲效率。

5.2 死区时间在SW波形上的印记

死区时间是同步BUCK特有的非理想因素，在SW波形上的标志就是那些短暂的-0.7V负向凹陷。我之前在一个同步BUCK的设计里测SW波形，发现低电平段前端的负压坑明显比后端宽，对照芯片数据手册发现，芯片固定了上下管各一侧的死区时间，而低边体的体二极管压降较大，所以这个坑越宽，损耗越大。后来我换上死区时间可较精确配置的芯片，重新测量把死区时间压到刚好够用的范围，SW负压坑明显变窄，满载效率提升了将近1.5%。

如何从SW波形上测死区时间呢？具体操作是：在低电平段结束、上升沿开始前，那段稳定的-0.7V区域就是高边管导通前的死区。用示波器的光标从-0.7V平台起点量到上升沿起点，就能得到死区时间。如果示波器有够高的带宽，还能看到-0.7V和0V之间的转变点。实践中会发现死区时间并不是一成不变的，它受温度、负载电流和芯片内部逻辑的影响。因此不要只看数据手册的典型值，实测波形永远是最终依据。

5.3 探头和接地方式如何"骗"你

SW波形测量里最容易忽略、也最容易翻车的，是探头和接线的选择。很多人图省事，用示波器标配的长地线鳄鱼夹去测SW引脚，结果测出来的波形上叠加了一个巨大的振铃，振铃频率还特别低，几兆赫兹，看起来像是电路自激了。其实这根本不是电路的问题，而是长地线和探头尖形成了一个很大的地回路电感，这个电感与探头输入电容谐振，人为制造了振铃。

正确的做法是：使用探头自带的地线弹簧（短接地弹簧），把探头尖和接地弹簧都直接搭在SW引脚附近的地焊盘上，让整个测量回路的面积尽量小。这样测出来的振铃才是电路本身的真实表现。如果实测环境不允许焊接，至少也要用最短的地线飞线，尽量减小地回路面积。

另一个容易误导人的因素是探头带宽。普通100MHz无源探头在测SW引脚这种上升沿只有几纳秒、振铃频率上百兆的信号时，带宽严重不足，测出来的上升沿被明显拉缓，振铃幅度被衰减，整个波形看起来"很干净"，这会掩盖真实问题。测量SW波形时，建议至少使用500MHz带宽的示波器和对应带宽的探头。如果条件有限，也尽量用100MHz以上带宽的探头，并明白测量结果只适合做定性判断，不适合做精确的时序分析。

6. 从SW波形反推电路问题：排查实战

6.1 高电平电压达不到VIN时，问题出在哪儿

正常工作时，SW高电平应该等于VIN减去高边管压降，压降在满载时一般也就是几十毫伏到几百毫伏，所以SW高电平应该非常接近VIN。如果你测到的SW高电平明显低于VIN，要分两种情况看。

第一种情况是SW高电平整体被"压扁"，即整个高电平平台都低于VIN。这通常说明高边管没有完全导通，可能原因包括：驱动电压不足（自举电容充电不足、驱动电源异常）、高边管栅极驱动电阻过大导致米勒平台电压低、或者高边管本身已经损坏。我遇到过一款芯片在低输入电压下自举电容充电时间不够，高边管导通不充分，SW高电平只有VIN减去0.8V，效率明显下降。

第二种情况是SW高电平平台不太平，上面有明显的平台凹陷。这意味着高边管导通后，SW节点出现了来自后级电路的异常抽取电流，或者环路在快速调节占空比，波形叠加了较大的动态过程。此时切换到交流耦合或把时基拉大，看多个周期的包络，能判断是动态响应还是稳态问题。

6.2 低电平平台不为0时的排查方向

同步BUCK在低边管导通期间，SW电压等于电感电流乘以低边管Rds(on)，如果Rds(on)是50mΩ、电流是5A，SW低电平就是0.25V。这其实是正常的。但如果低电平平台远高于这个计算值，就要警惕了。

如果SW低电平平台出现明显的正电压尖峰，说明低边管可能根本没有按预期导通，电流在通过体二极管续流，而体二极管正向压降在较大电流下可能超过-0.7V，所以波形上会看到一个持续整个低电平段的负压平台而不是0V平台。这种问题常见于驱动信号丢失、低边管栅极电阻虚焊、或者控制芯片死区时间设置过大。另一种情况是示波器探头地线接触不良或共地阻抗过高，导致测量参考点漂移，测出虚假的直流偏置，这种问题就要先从测量方法上排查。

6.3 电感饱和在SW波形上如何体现

电感饱和是一个隐蔽性很强的问题，仿真模型里很少考虑，但它对SW波形有比较明显的标志。正常工作时，电感电流在每个周期内线性上升，SW高电平期间的电流斜率是(VIN - VOUT) / L。当电感饱和时，电感量L突然下降，电流斜率会突然变陡，SW高电平平台上如果探头接的是电流探头（或者通过低边Rds(on)压降间接观测），会看到电流在周期末段突然翘尾。

但从SW电压波形看，电感饱和主要通过两个方面体现：一是SW上升沿/下降沿附近的高频振铃幅度突然增大，因为饱和后电感的等效寄生参数发生变化、电流突变更剧烈；二是如果电感饱和严重导致电流过大，芯片会进入过流保护或限流状态，SW波形会呈现出脉冲丢失、占空比被压扁的形态。我遇到过一颗电感因DC偏置电流超过额定饱和电流而出现大幅跌落的情况，SW波形上振铃明显变强且周期变短，用频谱仪一看EMI也大幅超标。所以当你看到SW波形振铃异常增强时，除了查寄生参数和吸收电路，也要怀疑电感是不是快饱和了。

6.4 环路易震荡时SW波形的表现

环路补偿不稳定的BUCK，在SW波形上也会留下"指纹"。当你把示波器时基拉大到几十微秒到几百微秒，观察SW波形的峰值包络时，如果发现占空比在低频段出现规律的周期波动，或者出现一阵密一阵稀的开关脉冲群，这很可能是环路补偿相位裕量不足导致的次谐波振荡或低频振荡。

次谐波振荡的一个典型特征是：SW波形出现了"一大一小"或"一长一短"的交替占空比模式。这在峰值电流模式控制的BUCK中比较常见，通常是斜坡补偿不足。你如果看到SW波形占空比在一个周期大、一个周期小，保持交替规律，那基本可以确诊次谐波振荡。接下来需要检查斜坡补偿设置，或者调整电感量。如果是电压模式控制的BUCK出现低频包络波动，则多半是补偿网络的零点极点位置不对，需要重新计算补偿参数。

7. 实测观察的仪器设置建议

7.1 探头选择、带宽与连接方式

前面已经反复强调，SW引脚测量对探头和示波器带宽要求较高。这里给一个更具体的配置清单：

• 示波器带宽：至少500MHz，建议1GHz。SW引脚上升沿往往在5ns以内，1GHz带宽才能保证上升时间的测量误差控制在可接受范围。
• 探头：原厂500MHz以上带宽的无源探头，或者高阻有源探头。如果测的是DCM模式下SW节点那段微弱的衰减振荡，有源探头的高输入阻抗和低电容优势会更明显。
• 接地方式：优先用探头的短接地弹簧，将探头尖和接地弹簧尽量靠近SW引脚和对应的GND焊盘，形成最小的测量环路。绝对不要用长鳄鱼夹地线。
• 测量模式：默认用直流耦合看完整电平，需要观察振铃细节时，可以切换到交流耦合并放大垂直灵敏度。但要记住，交流耦合会滤掉直流分量，不能用来测SW高电平的绝对值。

如果示波器有数学通道，还可以用SW波形和高边栅极驱动波形做"与"逻辑，辅助确认死区时间内两个管子确实都关断。我没见过多少人这么做，但这个方法排查死区相关问题时非常有效。

7.2 触发与参数测量技巧

触发设置决定了你能不能稳定地看到想要的波形。测CCM/DCM模式时，推荐使用SW引脚的下降沿触发，边沿斜率选对应下降沿，触发电平设在VIN和0V之间的中点。这样每次触发都落在高边管关断的时刻，波形稳定度好。如果芯片工作在Skip/PFM模式，脉冲群之间的间隔很长，需要把触发模式设置为Normal（普通触发），或者用"脉冲宽度触发"去触发较宽的脉冲群，否则示波器可能长时间不触发，显示一片滚动。

测量参数方面，除了常规的频率、周期、占空比，建议把以下参数也加进测量列表：上升时间、下降时间、正脉宽、负脉宽。上升时间和下降时间直接反映开关速度的变化，正负脉宽则可以帮助你快速计算占空比并检查是否存在次谐波振荡的交替脉宽现象。测量时记得把示波器的测量统计打开（比如统计多次测量的平均值和标准差），只看单次测量的波形往往会被偶发的噪声或抖动脉冲误导。

我个人还习惯在测SW波形时同时观察SW信号的频谱，很多示波器自带FFT功能，可以直接看SW节点的频谱包络。把振荡频率和FFT里出现的最高能量峰值对照起来，能快速定位主要辐射频率点，这对后续EMI整改极有帮助。FFT的窗函数选择汉宁窗，频率跨度从1MHz到1GHz，就能覆盖大部分BUCK电路的振铃和开关谐波范围。

写在最后：SW波形分析是越用越熟练的手感

SW引脚波形分析这件事，本质上是在训练一种"从波形反推电路状态"的直觉。刚开始对照这篇文章逐条看的时候可能会觉得有点吃力，但只要你每次调试都坚持先看SW波形再看其他节点，坚持把波形上的每一个细节都和电路原理对应起来，几个月之后你就会形成一种条件反射：看到负压坑就知道死区偏长，看到高频振铃就知道寄生参数偏大，看到三段式振荡就知道进了DCM，看到交替脉宽就怀疑次谐波振荡。

我在实际项目中踩过不少坑，最深刻的一条体会是：SW波形分析不要只看"有没有信号"，要带着问题去看，看之前先问自己"这个波形上我预期看到什么"、"如果某个环节出问题波形会出现什么变化"，然后带着预期去实测、去验证。这种验证式的调试方法，比盲目换元件、盲目改参数要高效得多。而且这块技能不仅适用于BUCK，升压BOOST、升降压等所有开关电源拓扑的开关节点分析思路都是相通的，只是对应电压和相位关系会有所不同。

最后分享一个实操小技巧：在PCB上预留一个距离GND很近的SW测试点，不要直接把探头怼到IC引脚或者电感焊盘上。一个设计良好的SW测试点（比如SW走线上加一个小焊盘，旁边紧挨着GND过孔）能让你的测量更稳定，也减少探头位置对波形的影响。设计阶段多花一秒钟放测试点，调试阶段能省下你一下午的时间。