企业官网建设流程全解析

1. 为什么焊盘与封装设计值得单独拎出来讲

搞硬件的人都有一个共识：原理图是理想国，PCB是现实世界。而连接这两个世界的桥梁，就是焊盘与封装。你可以把原理图想象成一张建筑图纸，上面画着“这里要有一扇门”，而封装就是那扇门的实际尺寸、铰链位置、门框厚度。图纸画得再漂亮，门装不上，房子就是废的。

我见过太多项目，原理图评审一路绿灯，PCB布局也漂漂亮亮，结果打样回来发现某个QFN芯片的焊盘短了0.15mm，回流焊后引脚虚焊率高达30%。返工？重新开钢网、重新打样、重新贴片，一周时间加上几千块钱就这么没了。更隐蔽的是那些“能用但不可靠”的问题——焊盘尺寸偏大导致立碑、散热焊盘开窗不对导致芯片过热、阻焊桥太窄导致连锡。这些问题在实验室可能测不出来，到了量产阶段才集中爆发。

Cadence Allegro 17.4作为业界公认的高速PCB设计标杆工具，它的焊盘与封装设计流程其实非常成熟。但问题在于，很多新手（甚至一些有经验的老手）对这套流程的理解是碎片化的——知道要用Pad Designer画焊盘，知道要在PCB Editor里建封装，但中间的参数怎么定、标准怎么查、哪些坑必须避开，往往靠“师傅带”或者“网上抄”。一旦换个封装类型，又得从头摸索。

这篇文章要做的，就是把从Pad Designer到PCB Editor的完整6步流程彻底拆开揉碎。不管你是刚入行的Layout新手，还是从Altium Designer转过来的老鸟，或者是想规范团队封装库的负责人，这套流程都能直接拿去用。我会重点讲清楚三件事：每个参数背后的计算逻辑是什么、哪些步骤最容易出错、怎么建立一套可复用的封装库体系。全文基于Allegro 17.4版本，但核心思路在17.2、17.4甚至未来的版本中都通用。

2. 整体设计思路：为什么是这6步

2.1 从“画一个焊盘”到“建一套体系”的思维转变

很多人学Allegro封装设计，是从“我要画一个0402电阻的封装”开始的。这个出发点没错，但格局小了。如果你只盯着单个封装，你会陷入无尽的重复劳动：每个项目都要重新画一遍电阻电容、每个新芯片都要从头查数据手册。正确的思路是：你是在建立一套可复用、可验证、可传承的封装库体系。

Allegro的封装设计流程之所以被拆成6步，本质上是因为它把“焊盘”和“封装”这两个概念做了严格的分离。焊盘（Pad）是物理层面的铜箔图形，封装（Package Symbol）是逻辑层面的器件占位。一个焊盘可以被多个封装复用，一个封装也可以包含多种焊盘。这种分离带来的好处是：当你需要修改某个焊盘的尺寸时，所有引用它的封装会自动更新——前提是你用了正确的库管理方式。

这6步的划分逻辑是这样的：前3步在Pad Designer里完成焊盘的创建和参数定义，后3步在PCB Editor里完成封装的组装、验证和入库。每一步都有明确的输入和输出，每一步都有必须检查的关键点。我见过太多人跳过第2步（焊盘参数计算）直接凭感觉填数字，结果就是反复打样反复改。

2.2 工具选型：为什么是Pad Designer + PCB Editor

有人会问：Allegro不是有Padstack Editor吗？为什么还用Pad Designer？这里需要澄清一下版本差异。在Allegro 17.4中，Padstack Editor已经逐渐取代了老版的Pad Designer，但很多团队仍然习惯用Pad Designer的界面逻辑。两者的核心功能是一致的：定义焊盘的层结构、尺寸、形状、阻焊和助焊层参数。

我建议新手从Pad Designer入手，因为它的界面更直观，参数分类更清晰。等你熟悉了焊盘的基本概念后，再过渡到Padstack Editor。PCB Editor则是封装组装的唯一平台，它提供了Place Bound、Silkscreen、Assembly等层的编辑能力，以及DRC检查、焊盘栈验证等质量保障功能。

注意：Allegro 17.4的Padstack Editor支持“焊盘栈模板”功能，可以批量生成相似焊盘。如果你的项目中有大量0402、0603、0805的阻容封装，这个功能能省掉80%的重复劳动。但模板的创建本身需要你对焊盘参数有清晰的理解，否则就是批量生产错误。

2.3 6步流程的全局视图

在深入每个步骤之前，先建立一个全局认知。这6步分别是：

1. 焊盘参数计算与标准查询：根据器件数据手册和IPC标准，确定焊盘的尺寸、形状、间距。
2. Pad Designer中创建焊盘栈：定义焊盘的层结构、阻焊开窗、助焊层、热焊盘等。
3. 焊盘栈的验证与导出：检查焊盘参数是否符合制造能力，导出为Allegro可识别的格式。
4. PCB Editor中创建封装框架：设置封装原点、放置焊盘、定义Place Bound和Silkscreen。
5. 封装的三维验证与DRC检查：用3D视图检查器件干涉，用DRC检查焊盘间距和阻焊桥。
6. 封装入库与版本管理：将验证通过的封装保存到中心库，建立版本控制和复用机制。

这6步不是孤立的，每一步的输出都是下一步的输入。第1步算错了，后面全错；第3步没验证，第5步就会报一堆DRC错误。所以我的建议是：每一步做完都做一次自检，不要等到最后。

3. 核心细节解析：焊盘参数到底怎么算

3.1 从数据手册到焊盘尺寸的映射逻辑

拿到一个芯片的数据手册，翻到“Package Outline”或“Land Pattern”那一页，你会看到一堆尺寸标注。以常见的SOP-8封装为例，数据手册通常会给出：引脚间距（Pitch）、引脚宽度（Lead Width）、引脚长度（Lead Length）、封装体宽度（Body Width）等。但数据手册给出的“推荐焊盘图形”（Recommended Land Pattern）不一定适合你的生产工艺。

这里有一个关键原则：数据手册的推荐焊盘是“通用值”，你需要根据你的PCB制造能力和焊接工艺做微调。比如，数据手册推荐焊盘宽度比引脚宽度大0.2mm，但你的板厂最小阻焊桥能力是0.1mm，如果引脚间距是0.5mm，那焊盘宽度就不能简单照抄。

我通常的做法是：以IPC-7351标准为基准，结合数据手册的推荐值，再根据板厂的工艺能力做最终调整。IPC-7351把焊盘密度分为三个等级：Level A（最大）、Level B（中等）、Level C（最小）。Level B是通用选择，适合大多数场景；Level C适合高密度板，但对焊接工艺要求更高。

3.2 0201焊盘设计标准尺寸的实战计算

0201封装是很多人的噩梦。它的公制尺寸是0.6mm×0.3mm，引脚间距只有0.4mm左右。焊盘稍微大一点就连锡，稍微小一点就虚焊。网上流传的“0201焊盘设计标准尺寸”有很多版本，我实测下来比较稳妥的一组参数是：

这组参数不是拍脑袋来的。焊盘宽度取0.30mm是因为0201的引脚宽度通常是0.25-0.30mm，焊盘太宽会导致两个焊盘之间的阻焊桥太窄。焊盘长度取0.35mm是因为需要给焊锡留出爬升空间，但太长会导致元件贴装后两端锡量不均，引发立碑。阻焊开窗单边外扩0.05mm是行业惯例，给阻焊对位误差留余量。

实操心得：0201封装的钢网开窗面积比通常取75%-85%。如果你用的是无铅焊锡，建议取80%；有铅焊锡可以取85%。钢网厚度建议0.10mm，太厚会导致锡量过多，太薄会导致锡量不足。这些参数需要和你的SMT产线确认，不同产线的工艺窗口不一样。

3.3 开尔文焊盘的原理与设计要点

开尔文焊盘（Kelvin Pad）是电流检测电阻的专用焊盘设计。它的核心思想是：把电流路径和电压检测路径分开，消除焊盘和走线电阻对检测精度的影响。普通焊盘上，电流和电压检测共用同一个连接点，焊盘本身的电阻（虽然很小）会引入误差。开尔文焊盘通过两个独立的连接点，让电压检测走线从焊盘内侧引出，不经过电流路径。

在Allegro中设计开尔文焊盘，关键是在Pad Designer中把焊盘定义为“异形焊盘”或者用多个焊盘组合。具体做法是：主焊盘负责承载电流，从主焊盘内侧引出一个细小的“检测焊盘”，两者在电气上连通但在物理上分离。检测焊盘的宽度通常取0.2-0.3mm，位置尽量靠近电阻本体的内侧。

这里有一个容易忽略的细节：开尔文焊盘的阻焊开窗要整体开，不能把检测焊盘单独开窗。否则检测焊盘和主焊盘之间的阻焊会导致焊接时锡液无法连通，检测焊盘实际上悬空了。我见过一个案例，工程师把检测焊盘单独开了窗，结果回流焊后检测焊盘上几乎没有锡，电压检测信号完全失真。

3.4 热焊盘与散热过孔的设计逻辑

对于QFN、DFN这类底部有散热焊盘的封装，热焊盘的设计直接关系到芯片的散热性能。热焊盘不是简单地把铜皮铺满就行，它需要和散热过孔配合使用。散热过孔的作用是把热量从芯片底部传导到PCB内层或背面。

热焊盘的尺寸通常比芯片底部的散热焊盘略小，单边内缩0.05-0.10mm。为什么要内缩？因为如果热焊盘和芯片散热焊盘一样大，贴片时锡膏会从边缘溢出，导致芯片底部锡量不均，甚至引发芯片倾斜。内缩之后，锡膏被限制在热焊盘区域内，回流焊后形成均匀的锡层。

散热过孔的设计有几个关键参数：孔径、孔间距、是否塞孔。孔径通常取0.2-0.3mm，太小会导致孔内镀铜不完整，太大则会导致锡膏流失。孔间距取1.0-1.2mm，保证散热均匀。是否塞孔取决于你的工艺：如果做“过孔盖油”处理，散热效果会打折扣；如果做“过孔开窗”，散热效果好但可能导致锡膏从过孔流失。我的建议是：散热过孔做“塞孔但不盖油”处理，即孔内填充树脂或铜浆，表面不覆盖阻焊，这样既保证了散热，又防止了锡膏流失。

4. 实操过程：从Pad Designer到PCB Editor的完整步骤

4.1 第1步：焊盘参数计算与标准查询

这一步不需要打开任何软件，但却是最重要的一步。你需要准备三样东西：器件数据手册、IPC-7351标准文档、板厂的工艺能力表。

以创建一个0603电阻的焊盘为例。数据手册给出的推荐焊盘是：焊盘宽度0.80mm，焊盘长度0.95mm，焊盘间距1.60mm。IPC-7351 Level B的推荐值是：焊盘宽度0.90mm，焊盘长度1.00mm，焊盘间距1.55mm。板厂的工艺能力是：最小阻焊桥0.10mm，最小焊盘间距0.15mm。

我的计算过程是这样的：焊盘宽度取0.90mm（IPC推荐值），因为0.80mm的焊盘在回流焊时爬锡高度不够，容易虚焊。焊盘长度取1.00mm，比数据手册的0.95mm略长，给焊锡留出更多爬升空间。焊盘间距取1.55mm，比数据手册的1.60mm略小，因为焊盘宽度增加了，如果间距不变，两个焊盘之间的阻焊桥宽度就是1.60-0.90=0.70mm，远大于板厂的最小阻焊桥要求。但间距缩小到1.55mm后，阻焊桥宽度变成1.55-0.90=0.65mm，仍然安全。

注意：焊盘间距的调整会影响元件的贴装精度。如果间距太小，元件引脚可能无法完全覆盖焊盘；如果间距太大，元件引脚可能悬空。我的经验是：焊盘间距的调整幅度不要超过数据手册推荐值的±0.10mm。

4.2 第2步：Pad Designer中创建焊盘栈

打开Pad Designer，新建一个焊盘栈。界面左侧是层结构列表，右侧是参数设置区。对于0603电阻的焊盘，你需要设置以下几层：

• Begin Layer：顶层焊盘，形状选Rectangle，宽度0.90mm，高度1.00mm。
• Default Internal：内层焊盘，形状和尺寸与顶层一致。如果内层没有走线连接，可以设为Null。
• End Layer：底层焊盘，形状和尺寸与顶层一致。
• SolderMask Top：顶层阻焊开窗，形状选Rectangle，宽度1.00mm，高度1.10mm（单边外扩0.05mm）。
• SolderMask Bottom：底层阻焊开窗，参数同上。
• PasteMask Top：顶层钢网开窗，形状选Rectangle，宽度0.72mm，高度0.80mm（焊盘面积的80%）。
• PasteMask Bottom：底层钢网开窗，参数同上。

这里有一个容易出错的地方：阻焊开窗和钢网开窗是两回事。阻焊开窗是给阻焊层留出的开口，防止阻焊覆盖焊盘；钢网开窗是给锡膏印刷留出的开口，控制锡量。很多人把两者混为一谈，结果要么阻焊盖住了焊盘边缘，要么锡量过多导致连锡。

实操心得：在Pad Designer中，你可以用“Copy”功能快速复制焊盘参数。比如创建完0603的焊盘后，直接复制一份，把尺寸改成0805的，省去重新设置的麻烦。但要注意：复制后一定要检查每一层的参数，特别是阻焊和钢网开窗，因为它们的尺寸是相对于焊盘尺寸计算的，不能简单照搬。

4.3 第3步：焊盘栈的验证与导出

焊盘栈创建完成后，不要急着导出。先在Pad Designer中做一次自检：

1. 检查层结构是否完整：Begin Layer、End Layer、SolderMask、PasteMask是否都设置了。
2. 检查尺寸是否合理：阻焊开窗是否比焊盘单边大0.05mm以上，钢网开窗是否在焊盘面积的75%-85%之间。
3. 检查焊盘间距：如果是多引脚焊盘，检查相邻焊盘之间的阻焊桥宽度是否满足板厂要求。

验证通过后，点击“File > Save As”，将焊盘保存为.pad文件。Allegro 17.4支持将焊盘保存到中心库路径，建议按“项目名/封装类型/焊盘名”的目录结构组织，方便后续查找。

这里有一个团队协作的坑：如果多人同时修改同一个焊盘，会导致版本冲突。我的建议是：焊盘文件用“焊盘名_版本号”命名，比如R0603_RevA.pad。每次修改后递增版本号，并在库管理系统中记录修改日志。这样即使出了问题，也能快速回滚到之前的版本。

4.4 第4步：PCB Editor中创建封装框架

打开PCB Editor，新建一个Package Symbol。第一步是设置封装原点。原点通常放在封装的几何中心，这样在布局时旋转和对齐更方便。对于0603电阻，原点放在两个焊盘的正中间。

接下来是放置焊盘。在PCB Editor中，你可以通过“Layout > Pins”命令放置焊盘。输入焊盘间距（1.55mm），然后分别放置Pin 1和Pin 2。放置完成后，用“Display > Measure”工具测量焊盘间距，确保与设计值一致。

然后是定义Place Bound。Place Bound是封装的占位区域，用于DRC检查和3D干涉检查。对于0603电阻，Place Bound的高度取元件本体的高度（通常0.45-0.55mm），宽度取元件本体的宽度（0.80-0.90mm），长度取元件本体的长度（1.60-1.70mm）。Place Bound的边界要略大于元件本体，给贴装误差留余量。

Silkscreen是丝印层，用于在PCB上标注元件轮廓。对于0603电阻，丝印通常画两条短线，分别位于元件两端，距离焊盘边缘0.15-0.20mm。丝印不能压在焊盘上，否则会影响焊接。Assembly层是装配层，用于生成装配图和贴片程序，通常画元件本体的精确轮廓。

4.5 第5步：封装的三维验证与DRC检查

封装创建完成后，必须做两项验证：3D干涉检查和DRC检查。

3D干涉检查在PCB Editor的3D视图中进行。你可以导入元件的3D模型（STEP格式），然后检查元件之间是否有干涉。对于高密度板，这一步尤其重要。我见过一个案例，两个0603电容的Place Bound在2D视图中没有重叠，但在3D视图中发现它们的本体高度不同，实际装配时会发生干涉。

DRC检查主要检查以下几项：焊盘间距、阻焊桥宽度、丝印与焊盘的距离、Place Bound与焊盘的距离。在Allegro中，你可以通过“Tools > Quick Reports > DRC Report”生成DRC报告。如果发现错误，根据错误类型逐一修正。

注意：DRC检查的规则需要在Constraint Manager中提前设置。比如，最小焊盘间距、最小阻焊桥宽度、丝印与焊盘的最小距离等。这些规则应该与你的板厂工艺能力一致。如果规则设置得太宽松，DRC检查就形同虚设；如果设置得太严格，会导致大量误报。

4.6 第6步：封装入库与版本管理

验证通过的封装，需要保存到中心库。Allegro的库管理有两种方式：文件系统库和数据库库。文件系统库适合小团队，直接把.dra和.pad文件放到共享目录即可。数据库库适合大团队，用Allegro的Library Manager或者第三方PLM系统管理。

无论哪种方式，版本管理都是必须的。我的做法是：每个封装文件都包含版本号和修改日期，比如R0603_RevA_20250115.dra。每次修改后，递增版本号并更新日期。同时，在库目录下维护一个CHANGELOG.txt文件，记录每次修改的内容和原因。

对于团队协作，还需要建立封装审核流程。新建的封装必须经过至少两人审核：一人检查焊盘参数是否符合标准，一人检查封装结构是否完整。审核通过后，才能入库。这样可以避免“一个人犯错，全团队遭殃”的情况。

5. 常见问题与排查技巧实录

5.1 焊盘尺寸对了但焊接不良的排查思路

这是最常见的问题：焊盘尺寸明明按照数据手册和IPC标准计算了，但打样回来就是焊接不良。排查思路如下：

我遇到过一个典型案例：一个QFN芯片的焊盘按照数据手册推荐值设计，但回流焊后引脚虚焊率高达20%。排查后发现，数据手册推荐的焊盘长度是0.60mm，但实际引脚长度是0.55mm，焊盘只比引脚长0.05mm，爬锡空间不足。把焊盘长度增加到0.70mm后，虚焊率降到1%以下。

5.2 阻焊桥太窄导致连锡的解决方案

阻焊桥是相邻两个焊盘之间的阻焊层宽度。如果阻焊桥太窄，回流焊时锡液可能越过阻焊桥，导致连锡。阻焊桥的最小宽度取决于板厂的工艺能力，通常为0.08-0.10mm。

如果计算发现阻焊桥宽度不足，有以下几种解决方案：

1. 减小焊盘宽度：这是最直接的方法，但会影响焊接可靠性。建议每次减小0.02mm，逐步调整。
2. 增大焊盘间距：如果空间允许，把焊盘间距增大0.05-0.10mm。但要注意不要超过数据手册推荐值的±0.10mm。
3. 采用“阻焊定义焊盘”：在Pad Designer中，把焊盘的阻焊开窗设置为“与焊盘相同”，这样阻焊桥宽度就是焊盘间距减去焊盘宽度。但这种方法对阻焊对位精度要求很高。
4. 采用“NSMD”或“SMD”焊盘设计：NSMD（Non-Solder Mask Defined）是阻焊开窗大于焊盘，SMD（Solder Mask Defined）是阻焊开窗小于焊盘。对于高密度封装，通常推荐NSMD，因为它的焊接可靠性更高。

实操心得：对于0.4mm间距的QFN封装，我通常把焊盘宽度设为0.20mm，焊盘间距设为0.40mm，这样阻焊桥宽度就是0.20mm，远大于板厂的最小要求。但焊盘宽度0.20mm是否足够？需要根据引脚宽度来定。如果引脚宽度是0.15mm，0.20mm的焊盘宽度是合适的；如果引脚宽度是0.20mm，焊盘宽度至少需要0.25mm，这时阻焊桥宽度就只有0.15mm了，需要和板厂确认是否可行。

5.3 异形焊盘在Allegro中的实现方法

异形焊盘（比如圆形、椭圆形、多边形）在Allegro中可以通过Pad Designer的Shape选项实现。Pad Designer支持以下几种形状：Circle、Square、Rectangle、Oblong、Rounded Rectangle、Octagon、Polygon。

对于更复杂的异形焊盘，比如开尔文焊盘或者带缺口的焊盘，需要用“Shape Symbol”功能。具体做法是：在PCB Editor中创建一个Shape Symbol，用绘图工具画出焊盘的形状，然后保存为.ssm文件。在Pad Designer中，把焊盘形状选为“Shape”，然后选择对应的Shape Symbol。

这里有一个坑：Shape Symbol的原点必须与焊盘的原点一致。如果原点不对，焊盘放置后位置会偏移。我的做法是：在创建Shape Symbol时，把原点设在焊盘的几何中心，然后在Pad Designer中把焊盘原点也设在几何中心。

5.4 封装库版本冲突的预防与处理

版本冲突是团队协作中最头疼的问题。常见场景：A工程师修改了一个封装，B工程师不知道，继续用旧版本，结果打样回来发现封装不对。

预防措施：

1. 建立库文件锁定机制：修改封装前，先在库管理系统中“签出”该文件，修改完成后“签入”。签出期间，其他人只能读取，不能修改。
2. 使用版本号命名：每次修改后递增版本号，比如R0603_RevA、R0603_RevB。旧版本保留，不删除。
3. 定期同步库文件：每天下班前，从中心库同步最新版本到本地。避免使用过期的本地缓存。
4. 建立修改通知机制：封装修改后，通过邮件或即时通讯工具通知相关工程师。

如果已经发生了版本冲突，处理方法是：以中心库的最新版本为准，重新生成受影响的PCB文件。不要试图手动合并两个版本，那样容易引入新的错误。

6. 封装库的长期维护与效率提升

6.1 建立企业级封装库的规范建议

一个健康的封装库，不是一堆.dra文件的集合，而是一套有规范、有流程、有工具支撑的体系。我建议从以下几个方面入手：

命名规范：封装名应该包含封装类型、引脚数、间距、本体尺寸等信息。比如QFN50P500X500X100-32N，表示QFN封装，引脚间距0.50mm，本体尺寸5.00mm×5.00mm，高度1.00mm，32个引脚。这样的命名一目了然，避免混淆。

目录结构：按封装类型分目录，比如/Library/IC/QFN/、/Library/Passive/R0603/、/Library/Connector/USB/。每个目录下包含.dra、.pad、.psm和CHANGELOG.txt。

参数模板：对于常用的阻容封装，建立参数模板。比如0402、0603、0805、1206的焊盘参数模板，新建时直接调用，避免重复计算。

审核流程：新建封装必须经过“设计-审核-入库”三个环节。审核内容包括：焊盘参数是否符合IPC标准、封装结构是否完整、3D模型是否匹配、DRC检查是否通过。

6.2 利用Skill脚本批量处理焊盘与封装

Allegro支持Skill脚本，可以用来自动化重复性工作。比如：

• 批量生成阻容封装：写一个Skill脚本，输入封装类型和尺寸，自动生成对应的焊盘和封装。
• 批量检查焊盘参数：写一个Skill脚本，遍历库中所有焊盘，检查阻焊开窗、钢网开窗、焊盘间距是否符合规范。
• 批量导出3D模型：写一个Skill脚本，批量导出封装的STEP模型，用于3D干涉检查。

Skill脚本的学习曲线比较陡，但一旦掌握，效率提升是巨大的。我建议从简单的脚本开始，比如“批量修改焊盘阻焊开窗尺寸”，逐步过渡到复杂的自动化流程。

6.3 从封装设计反推原理图符号的协同

封装设计和原理图符号设计是相辅相成的。一个常见的错误是：原理图符号的引脚编号和封装的引脚编号不一致，导致网表导入后连接错误。预防方法是：在创建原理图符号时，直接引用封装库中的引脚编号。

在Allegro中，你可以通过“Design Entry HDL”或者“OrCAD Capture”与PCB Editor协同。具体做法是：在原理图符号中定义引脚编号，然后在PCB Editor中创建封装时，确保引脚编号与原理图符号一致。如果封装有多个引脚（比如QFN的散热焊盘），需要在原理图符号中单独定义一个引脚，并在封装中对应放置。

实操心得：对于引脚数很多的器件（比如BGA、QFN），我建议在原理图符号中把引脚按功能分组，比如“电源引脚”、“地引脚”、“信号引脚”。这样在PCB布局时，可以快速找到对应的引脚，提高布局效率。同时，在封装中把电源和地引脚放在一起，方便走线和散热。

7. 一些踩过的坑和最后的建议

封装设计这件事，说难不难，说简单也不简单。它不需要你懂高速信号完整性，也不需要你会阻抗匹配，但它需要你细心、耐心、有规范意识。我见过太多工程师，原理图设计能力很强，但封装设计一塌糊涂，最后项目卡在打样阶段反复修改。

如果你刚开始接触Allegro的封装设计，我的建议是：先从阻容封装入手，把0402、0603、0805、1206这四个封装彻底搞明白。这四个封装涵盖了大部分被动器件，而且它们的焊盘参数有规律可循。搞明白之后，再挑战SOP、QFN、BGA等有源器件封装。

另外，不要迷信数据手册的推荐焊盘。数据手册的推荐值是基于“通用工艺”的，你的板厂工艺、你的SMT产线、你的焊接材料都可能不同。最好的做法是：先按数据手册和IPC标准设计一版，打样验证，根据验证结果微调。每次微调都记录在案，形成你自己的“工艺参数库”。

最后分享一个我用了很多年的小技巧：在Pad Designer中，把常用的焊盘参数保存为“模板”。比如“阻容焊盘模板”、“QFN焊盘模板”、“BGA焊盘模板”。新建焊盘时，直接调用模板，只需要修改尺寸参数即可。这样既能保证参数的一致性，又能大幅提升效率。模板文件可以放在共享目录，团队共用，新人入职时直接调用模板，减少学习成本。

封装设计是PCB设计的基础，基础不牢，地动山摇。花时间把这一步做扎实，后面的布局布线、信号完整性、EMC整改都会轻松很多。