企业官网建设流程全解析

1. 一个网口引发的事故：PHY链路远比想象中敏感

做硬件这几年，我见过太多“照着芯片手册画完原理图，PCB走线也排了，结果网口就是不通”的情况。网口相关的坑，绝大多数不是出在PHY芯片本身，而是出在它周围那一圈“看似简单”的连接上：网络变压器、RJ45的引脚映射、差分走线的阻抗和等长、电源去耦、甚至地上的那一条分割缝。任何一个环节想当然，Link灯都可能不给你面子。

1.1 一条网线的背后其实是三段信号域

一条典型的百兆以太网PHY链路是这样的：主控芯片（内含MAC）→数字接口（MII/RMII/RGMII）→PHY芯片→两对差分信号线→网络变压器→RJ45→网线→对端设备的网络变压器→对端PHY。别看它只是一条“网线”的物理路径，实际上跨越了三个完全不同的信号域。

第一段是数字逻辑域，MAC和PHY之间跑的是标准的数字电平信号，关心的是时序和逻辑电平。第二段是PCB上的模拟差分域，PHY输出的TX±/RX±是模拟差分信号，要求阻抗受控、噪声低、共模干净。第三段是线缆网络域，网线上已经是以太网物理层的标准信号，要耐受外部干扰和地电位差。三个域的标准不同，参考地也不同，所以中间才需要网络变压器做隔离和共模抑制，PCB上也必须严格做差分阻抗匹配。

1.2 为什么“照抄参考设计”也会翻车

很多工程师觉得，网口电路就那么几个器件，抄参考设计总不会错。但问题恰恰出在“抄一半”和“抄错对象”上。比如你从A款PHY的手册里抄了参考电路，却换了一颗B款PHY，而两颗PHY的驱动方式不同，网络变压器中心抽头接法也跟着变；又比如原理图画对了，PCB布局时把变压器放得离RJ45老远，次级侧走线绕了大半个板子，信号质量一塌糊涂。

还有一部分问题出在“手册读得太浅”：只看了典型应用电路，没看电气特性表，没看引脚功能表的方向说明，没留意strap pin和PHY地址配置。等板子回来量波形才发现问题，那时候改版成本已经上去了。这篇文章要做的，就是把“从芯片手册到PCB走线”这条链路上该较真的地方逐个捋清楚，适合正在设计带网口板卡的硬件工程师，也适合刚接触嵌入式网络设备的新手，按着这个思路走，能省下不少改版的时间。

2. 吃透PHY手册：哪些页决定了你的接线方案

拿到PHY芯片手册，很多人第一件事是翻“典型应用电路”，然后照着画，这没错。但真正的问题往往出在没看全手册。我用GEK100这类常见国产百兆PHY为例——它们的引脚排列和功能大同小异，读法是完全一样的。

2.1 引脚定义表：先分清“模拟链路引脚”和“数字接口引脚”

PHY芯片的引脚从功能上可以分成三组，画原理图之前先把这个分类搞清楚。

第一组是模拟链路侧，也就是MDI引脚。百兆PHY有两对差分线：TXP/TXN是发送差分对，RXP/RXN是接收差分对，直接连接网络变压器的初级绕组。千兆PHY则是四对，命名通常是MDI0P/MDI0N、MDI1P/MDI1N、MDI2P/MDI2N、MDI3P/MDI3N。这一组引脚的方向是“以PHY为参考”：TXP/TXN是输出，RXP/RXN是输入，别搞反。

第二组是数字接口侧，也就是MAC接口引脚。MII接口有TXD[3:0]、RXD[3:0]、TX_EN、RX_DV、TX_CLK、RX_CLK，RMII接口有TXD[1:0]、RXD[1:0]、TX_EN、CRS_DV、REF_CLK，再加上管理通道MDC和MDIO。这一组是数字信号，方向以PHY为参照：TXD是PHY的输入（来自MAC），RXD是PHY的输出（给MAC）。

第三组是状态和配置引脚，包括LED状态指示、PHY地址配置、接口模式选择、RESET_N复位，以及各种strap pin。这一组最容易被忽略，但它们决定PHY工作在什么模式、用哪个PHY地址，搞错了芯片根本不响应。

我习惯从手册的Pin Function Table里把每一组引脚抄到Excel里，标注方向、电平标准、能否悬空、上电默认状态。画原理图时对着这张表连线，比边画边翻PDF靠谱得多。特别是那些strap pin，上电时靠上下拉电阻锁定配置，焊接时如果随意处理，上电后PHY的地址和接口模式可能跟你预期完全不同。

2.2 电压型/电流型PHY：驱动方式决定变压器中心抽头接法

接线之前先问自己一个问题：这颗PHY的发送端是什么驱动方式？因为它直接决定了网络变压器的中心抽头怎么接。这个知识点在“照抄参考设计”时最容易踩坑。

电流型PHY（current mode）的发送本质是电流源驱动，变压器初级的中心抽头一般要接到电源端，为驱动电流提供一条直流回路，信号通过电流的变化在变压器初级产生感应电压。所以这类PHY的参考电路里，中心抽头往往通过磁珠或电感接到VCC，并在附近放去耦电容。

电压型PHY（voltage mode）的发送本质是推挽电压源，内部已经把输出阻抗和端接做得差不多了，中心抽头一般只需要接一个电容到地做交流端接，不需要从电源拉电流。

怎么判断你手上的PHY是哪一种？看手册里“Magnetic Interface”或者“Recommended Circuit”章节。如果推荐电路里中心抽头串了磁珠/电感接VCC，大概率是电流型；如果中心抽头直接通过电容到GND，就是电压型。

这个区分有多重要？我之前一位同事把某电压型PHY参考电路里的中心抽头直接接到了VCC，板子能Link，但做EMI测试时辐射超标。原因就是中心抽头变成了共模噪声的额外通路，变压器对共模的抑制能力被绕过去了。后来改回手册推荐的“电容到地”接法，问题才消失。所以别小看这个中心抽头，它不只是“焊上去能通电”那么简单。

2.3 电气特性表：变压器选型的第一份依据

网络变压器不是随便拿一个“1:1”的就能用。PHY手册的电气特性表（Electrical Characteristics）里，至少要看三个参数。

一是发送差分输出电压摆幅，比如很多百兆PHY的差分输出在1.9V到2.2V左右。这个数值决定了变压器匝数比和信号到线缆侧的实际幅度。二是发送共模输出电压以及PHY对共模干扰的容忍度，这决定变压器内部的共模扼流圈需要做到什么指标。三是输出阻抗与驱动能力，判断是否需要额外加端接电阻。

大多数PHY数据手册在参考电路部分会给出推荐的变压器型号列表，常见的有HX1188NL、TG110-0505N2RL这些。遇到这种情况，优先从列表里选，省得自己算。如果非要换型号，至少保证以下几点不低于原推荐：匝数比一致（常见1CT:1CT）、隔离电压不低于1500Vrms、插入损耗和回波损耗指标不差、OCL（开路电感）满足PHY要求。

3. 网络变压器与RJ45：不只是“接上就能通”

网络变压器在以太网链路里不是可有可无的缓冲，它是整个链路的“交通检查站”。这个环节的接线错误，我见过太多。

3.1 网络变压器到底在隔离什么

网络变压器的功能可以概括成三个词：隔离、共模抑制、阻抗电平适配。

隔离是最容易理解的：两个设备之间地电位可能有几十伏甚至更高的差异，如果没有变压器，这个地电位差会变成共模电流直接灌进PHY芯片，把芯片烧掉。变压器用磁耦合传递信号，初级和次级之间做到电气隔离，一般要求能扛1500Vrms。这就是为什么以太网线缆可以长距离跨接在不同设备之间，而不会因为地电位差损坏网卡。

共模抑制：变压器内部通常有一组共模扼流圈，对差模信号呈现低阻抗，对共模信号呈现高阻抗。网线上感应的共模噪声，来自开关电源、马达、雷击浪涌，都会在变压器这一层被拦下来，不让它们进入PCB内部干扰PHY。

阻抗电平适配：通过匝数比把PHY的差分信号摆幅转换成线缆侧的标准电平，让不同PHY芯片都能接入同一种线缆网络。简单说，变压器就是“信号放行，噪声拦下，地电位隔开”的关卡。

3.2 中心抽头与Bob Smith端接来龙去脉

这个环节是接线错误的重灾区。PHY侧变压器初级的中心抽头（center tap）怎么接，前面说过由PHY驱动方式决定。这里再补一个细节：中心抽头的电源处理不要直接大面积铺铜拉过去接系统电源，最好由电源经过磁珠或电感进入中心抽头，并在变压器附近放一组0.1uF和10uF的去耦电容。因为在电流型PHY里，中心抽头是差模信号电流回路的一部分，电源噪声会直接从这里进入信号链路。

次级侧（线缆侧）通常要加Bob Smith端接网络。这个名字听着玄，作用却很朴素：为共模电流提供一个低阻抗的回流路径，让它们不要滞留在RJ45处跑来跑去产生辐射。经典做法是次级侧每对线之间跨接75Ω电阻，中间节点通过RC网络接到机壳地，常见电容取1nF/2kV。具体元件值不要自己拍脑袋，直接看变压器或集成RJ45数据手册里的Recommended Circuit。

实践建议是：如果是量产产品，优先选择集成变压器的RJ45母座，比如HR911105A这类带隔离、带Bob Smith端接、还带LED的型号。好处是少画元件、少占板面积，而且厂商已经帮你在内部把端接网络调校好了，出EMI问题的概率低很多。缺点是灵活性差，如果所选PHY的中心抽头接法特殊，一定要仔细看母座的内部电路图，确认和你的PHY匹配，别等到板子回来才发现两者端接方式冲突。

3.3 RJ45接口定义：百兆网口其实只有四根线在工作

RJ45虽然是一个8P8C的座子，但10/100BASE-TX只用了其中4根信号线，对应T568B线序：

这里有两个很多人搞混的地方。第一是方向：对PHY来说，TX±是它发出去的，接到网线的1/2脚；RX±是它收进来的，来自网线的3/6脚。到对端设备时，对端的RX接你的TX，对端的TX接你的RX。现代PHY基本都支持自动翻转，但在背靠背调试等场景下，还是得清楚TX/RX的交叉关系。

第二是引脚映射：很多带网络变压器的RJ45，内部引脚并不是标准1:1直出，而是厂商自己排的封装映射。画原理图时必须以连接器规格书里的内部结构图为准，不能想当然认为“座子引脚1就等于变压器次级的一根线”。我之前就见过有人拿普通RJ45的常规引脚定义套到带变压器母座上，结果焊出来有两对信号接反。

4. PHY到RJ45的PCB走线：差分对的实战规矩

原理图画完，接下来是PCB Layout环节，这里是决定网口能不能稳定工作的主战场。

4.1 100Ω差分阻抗从哪来

网络变压器的次级侧和初级侧都是差分信号，阻抗标准是100Ω±10%。这是IEEE 802.3对双绞线的要求，PCB上的差分走线也要延续这个目标。很多人问“差分线该走多宽”，这个问题没有不看叠层就能回答的答案。

100Ω差分阻抗取决于四个变量：线宽、差分对内部间距、走线所在层到参考平面的距离、以及介质厚度与介电常数。常规四层板1.6mm标准叠层，L1信号层到L2 GND层的芯板厚度大概0.2mm，表层差分对线宽6mil、间距8mil，算下来大约就是100Ω。但不同板厂的叠层参数有差异，你要先在原理图阶段把层叠定下来，然后用阻抗计算工具去算。Altium Designer里可以用SI9000，嘉立创EDA也自带阻抗计算功能。

关键不是记一组具体数字，而是记住这条原则：差分走线正下方的第一层必须是完整连续的参考平面，最好是GND平面，不能是电源平面，更不能是已经被分割得七零八落的平面。参考平面不完整，阻抗必然不受控。

4.2 等长、间距、换层：差分走线的细节账

差分走线有三个要较真的地方：内部等长、对间等长、走线间距。

同一对内部的P和N两条线必须基本等长。差分信号是依靠两条线上的差值来传递信息的，P线比N线长了太多，到达接收端的时间就有偏差，原本干净的双端信号会转化出共模分量，信号质量变差。工程上，同对等长控制在5到10mil以内比较稳。

不同对之间的长度差，百兆PHY只有TX和RX两对，要求不高，差个几十mil问题不大；如果是千兆的四对，建议控制到50mil以内。TX和RX这两对还要保持一定隔离距离，避免TX发出去的强信号耦合到RX接收链路，形成串扰。

间距上，差分对内部两线的间距由阻抗决定，但不同差分对之间要拉开距离，至少满足3W原则，也就是线间距不小于3倍线宽。差分对和其他敏感信号，比如时钟线、电源开关节点，也要远离。

换层是最容易出岔子的地方。如果差分对不得不过孔换层，过孔必须成对对称，分别位于P和N两条线上，而且要在换层孔旁边加一颗接地缝合孔，给回流信号提供连续路径。走线千万不要留下很长的stub，那就像在信号路径上支了一根天线，EMI和信号质量都会变差。

4.3 变压器位置、接地分割与共模噪声控制

布局顺序基本是一句口诀：PHY尽量靠近变压器，变压器紧贴RJ45，次级侧走线越短越好。原因是变压器初级侧是PCB域的信号，次级侧是线缆域的信号，两边共模参考不同，走线越长越容易把噪声串进来。

地平面的处理往往决定EMI是否难测。我见过许多设计，系统地和机壳地混在一起用，结果网口附近噪声一片，怎么滤波都压不下去。合理的做法是把RJ45和网络变压器次级侧布置在机壳地（Chassis GND）区域，机壳地再通过一颗高压电容，常见1nF/2kV，或者几百欧姆电阻，与系统之地相连。变压器下方的PCB区域一般不要铺铜，至少在初、次级之间留出隔离区，防止磁场在这里感应出涡流损耗。

如果PHY芯片有独立的模拟电源和数字电源引脚，模拟电源要单独加磁珠和电容滤波，不要跟数字电源共用一段细走线。背靠背测试用的板子也要遵守这些规则，测试治具要是信号质量不达标，测出来的结果就不能代表量产水平。

5. 数字侧不能省心：MAC/PHY接口、时钟与MDIO

网口调试时，如果只盯着变压器和RJ45，忘了MAC到PHY这一段数字接口，照样会卡壳。

5.1 MII/RMII/RGMII：接口选型与连线方向

PHY不接网线的那一侧，还有一堆数字信号要跟主控的MAC对接。

MII是经典接口，4位数据线，25MHz时钟，引脚多但时序简单，适合低速场景和对成本不敏感的调试板。RMII做了简化，数据线变成2位，参考时钟统一到50MHz，引脚数量几乎减半，因此是很多嵌入式主控的首选。但RMII有个要求：所有信号必须参考同一个50MHz时钟，这个时钟来源必须明确，要么MAC给PHY供，要么PHY输出给MAC，不能两边都在等对方给时钟。

RGMII用于千兆，数据线4位，DDR双沿采样，时钟125MHz。RGMII的TX和RX路径经常有延迟问题，需要配置内部延迟（TX delay/RX delay）来满足建立保持时间，这个在驱动或设备树里通常有对应参数。

不管用哪种接口，连线核心逻辑就一句：MAC的发送数据接PHY的发送数据，MAC的接收数据接PHY的接收数据，控制信号方向别反。听上去像废话，但在原理图上我经常看到TXD和RXD接反的，因为很多人没有区分“MAC视角”和“PHY视角”。可以把这张表牢记：

5.2 晶振、电源去耦与复位时序

PHY需要一个参考时钟，常见频率是25MHz或50MHz。晶振或者外部时钟源要尽量靠近PHY的时钟输入引脚，走线短而直，负载电容按照手册给的值来。外部时钟输入时要保证时钟沿干净、频率精度在50ppm以内。RMII模式下，如果由PHY输出50MHz给MAC，这个时钟源通常是PHY自己的晶振，晶振精度直接影响整个链路的稳定性。

电源方面，PHY通常有数字电源和模拟电源。我的习惯是模拟电源单独一路磁珠加电容滤波，磁珠选600Ω@100MHz左右，电容按10uF+0.1uF+0.01uF组合，贴到对应引脚附近。去耦电容离引脚超过3mm，效果就打折扣，这是PCB布局时必须提前给电容留位置的。

复位引脚不是随便拉一下就行。有些PHY要求复位低电平保持至少1ms，有的要求上电后等时钟稳定再释放复位。另外某些芯片还有strap pin，上电时靠外部上下拉电阻锁定PHY地址和接口模式，复位释放前后这些电阻不能乱动，否则PHY的地址会变，软件怎么调都连不上它。

5.3 MDIO/MDC：一根双向线和一根时钟线的基础调试工具

MDIO是PHY的管理接口，所有PHY寄存器操作都走它。MDIO是开漏信号，外部必须要加上拉电阻，通常上拉到MAC一侧的IO电平，阻值在1k到10k之间，具体看总线上挂几个器件和时钟频率。

调试网口时，MDIO是最先要验证的通道。主控侧如果能正常读回PHY的寄存器，比如PHY ID、BMSR状态，就说明PHY供电和时钟基本正常。几个常用的寄存器应该记下来：

• 0x00 BMCR：bit15软复位，bit14环回，bit12自协商使能
• 0x01 BMSR：bit2 link状态，bit5自协商完成
• 0x02和0x03 PHY ID：用于确认MDIO通道物理连通

我调试时很少一上来就依赖“ping通不通”来判断，而是先读这些寄存器。寄存器读不到，说明物理链路有问题，ping不通是正常的；寄存器能读到，但link建不起来，再往变压器和RJ45方向查，问题范围就清晰多了。

6. 上电验证：背靠背、环回与波形测量

板子焊完，最兴奋也最容易慌的就是上电那一刻。不要急着插网线，从简单到复杂逐步验证。

6.1 背靠背连接是鉴别PHY和变压器搭配的照妖镜

很多硬件工程师调网口时，第一步就是找一台电脑插网线。其实在没有电脑的环境下，也可以先把PHY和变压器这一段电气性能验证明白，方法就是PHY背靠背连接：让两块板子的PHY通过变压器交叉相连，A板的TX±接B板的RX±，A板的RX±接B板的TX±，然后直接互发数据。

这样做可以绕开RJ45母座、网线、对端设备等多个变量，把“PHY+网络变压器+差分走线”这个核心组合单独拉出来测试。如果背靠背能正常协商、正常收发数据，说明PHY周边电路和走线基本没问题；之后再接RJ45和网线，即使有问题，范围也已经缩小到连接器侧。

背靠背调试注意两点：一是TX/RX必须交叉，同类型设备之间是交叉关系，千万别一根对一根直连；二是中间经过变压器，不要拿飞线直接怼，否则共模电流问题会干扰判断。

6.2 环回模式：把问题切成两半

环回是一种更细粒度的定位手段，分两种。

内部环回是把BMCR寄存器的bit14置1，PHY会把MAC发下来的数据在芯片内部绕一圈回到MAC的接收侧。这时网线侧完全断开，如果内部环回通了，说明MAC接口、PHY数字部分、时钟和主控驱动基本正常。这个测试很适合在焊接完、还没装网络变压器时做。

外部环回则是在外面把PHY的TX±和RX±短接，数据从MAC发出，经过PHY发送电路、变压器、外部短接点，再从接收通道回来。如果这级能通，说明模拟链路、变压器和差分走线都OK。

调试顺序建议是：内部环回→外部环回→背靠背→标准网线对接。每步把问题域切小一块，比上来就插着网线对着Link灯发呆高效得多。

6.3 用示波器看波形：几个关键点

量测上，如果手边有200MHz以上带宽的示波器，配一支差分探头最好。没有差分探头，就用单端探头分别测P线和N线，再看两者差。

在PHY输出引脚附近，能看到大约2Vpp的差分信号。即使没有建立Link，只要PHY在发送数据，波形就是存在的。如果波形幅度明显偏低，比如只有0.3Vpp，先怀疑中心抽头接法和变压器匝数比。如果波形有过冲和振铃，查差分端接电阻和走线阻抗。如果波形上叠加了低频调制，查电源抖动和地噪声。

变压器次级侧也应该能看到波形，幅度和斜率跟初级侧会略有差别。如果初级有波形、次级没有，说明变压器焊接或者绕组方向有问题；次级波形明显衰减，查一下Bob Smith网络是不是把信号泄放掉了。

围绕这几点看完，一个网口问题出在数字侧、PHY驱动、变压器还是走线，基本就心里有数了。

我个人调试网口的习惯是：板子回来先不急着装变压器，第一步把MDIO读通，确认PHY电源、时钟和复位都正常；第二步装好变压器做内部环回；第三步做外部环回；第四步做背靠背；最后才接标准网线。这一套流程能筛掉绝大部分硬件问题，剩下的基本就只是软件配置了。