企业官网建设流程全解析

运放玩加减法这件事，几乎是每个摸过模拟电路的人都绕不开的入门课。反相比例、同相比例、差分放大、积分微分，翻来覆去就那几个虚短虚断的套路，做多了难免觉得模拟电路不过如此。但真到了需要做乘法、除法、开方、平方这类非线性运算的时候，很多人第一反应还是"用运放搭"，结果要么精度崩了，要么温漂大得没法看，要么电路复杂到自己都不想调。其实这类需求有一个专门的器件——模拟乘法器，AD633就是其中最经典、最容易上手的一颗。它把乘法这个非线性操作做成了一个黑盒，外围只需要几个电阻就能搭出乘法、除法、开方、平方、均方、调制解调等一大堆电路。这篇就围绕AD633，把乘除开方这几类电路的原理、搭法、实测波形和踩坑经验完整讲一遍，适合已经会基本运放电路、想往非线性运算方向走一步的朋友参考。

1. 为什么乘法运算不该硬用运放来凑

1.1 运放做乘法的本质困境

先想清楚一件事：运放本身是一个高增益的差分放大器，它的核心行为是线性的——输出等于输入乘以一个常数。虚短虚断这套分析方法，本质上是在解线性方程组。而乘法是典型的非线性运算，输出和输入之间是二次关系，这跟运放的线性本质是冲突的。

那为什么有人觉得运放能做乘法？因为确实有"对数-求和-反对数"这种路子：把两个输入分别取对数，相加，再取反对数，就得到乘积。理论上成立，但实际搭起来，对数电路对温度极其敏感，两个对数管的匹配度直接决定精度，反对数电路又容易振荡。我早年试过用匹配对管搭这套东西，常温下勉强能用，手一靠近吹口气输出就飘，根本没法工程化。

还有一种是用运放加模拟开关做时分复用乘法，本质是让信号按比例斩波再滤波。这种方案在特定频段能用，但带宽、纹波、开关噪声都是问题，调试成本远高于直接上一颗乘法器。

1.2 AD633到底解决了什么问题

AD633是一颗四象限模拟乘法器，所谓"四象限"是指两个输入都可以是正也可以是负，覆盖了输入平面的全部四个象限。它的传递函数非常干净：

W = (X1 - X2)(Y1 - Y2) / 10 + Z

单位是伏特。也就是说，它把两个差分输入相乘，除以10（内部标定），再加上一个Z输入。这个Z输入是它比很多乘法器好用的关键——有了Z，你不需要额外运放就能做加法、做偏置、做闭环反馈，除法和开方电路全靠它。

它的几个关键指标值得记住：带宽1MHz（小信号），满量程线性误差典型0.4%，总误差在25度下典型1%，供电范围±8V到±18V。这些数字意味着它在音频、低频控制、信号处理这类场景里完全够用，而且价格便宜、货源充足，是教学和产品原型阶段的理想选择。

1.3 四象限和单象限的实际区别

很多人分不清象限这个概念，这里说透。单象限乘法器只能处理两个正输入，输出也是正的，比如用来做功率计算（电压电流都取绝对值那种）。两象限是一个输入可正可负，另一个只能正。四象限是两个都能正负。

区别在哪？举个实际例子：你要做调幅（AM调制），载波是正负对称的正弦，调制信号也是正负对称的音频，两者相乘得到双边带调幅波。这个过程必须用四象限乘法器，因为载波过零变负的时候，乘积也要跟着变号。如果你用单象限器件，载波负半周直接被削掉，出来的就是严重失真的波形。AD633是四象限，这类应用直接覆盖。

2. AD633的引脚逻辑与外围配置要点

2.1 引脚功能逐个说清

AD633常见的是8脚DIP或SOIC封装，引脚定义如下：

内部结构上，X和Y各有一个差分放大器，输出相乘后除以10，再与Z在输出级的运放求和。所以W = (X1-X2)(Y1-Y2)/10 + Z 这个公式是理解一切应用电路的钥匙。

2.2 供电和去耦不能省

AD633推荐双电源供电，典型±15V。这里有个新手常犯的错：只在一处放去耦电容。正确做法是正负电源各就近放一个0.1uF陶瓷电容到地，再并一个10uF钽电容做低频储能。为什么？因为乘法器内部是跨导级，瞬态电流变化快，去耦不好会直接在输出上看到毛刺，尤其是做高频调制的时候。

我实测过，去掉0.1uF只留10uF，输出波形在过零点附近会有明显的小尖峰，示波器上看得清清楚楚。加上之后就干净了。这个细节数据手册不会强调，但实际调试时很关键。

2.3 输入端的偏置和限幅

AD633的输入范围大致是电源电压减1.5V左右，±15V供电时输入别超过±13V，否则内部管子会饱和甚至损坏。实际用的时候，如果输入信号可能超范围，前面要加限幅。简单做法是用两个肖特基二极管背靠背钳位到电源轨，但要注意二极管结电容会影响高频响应。

另外，输入端如果悬空，输出会乱飘。不用的输入脚要明确接地或接到参考电平，不能浮着。这一点在做单端输入转差分输入的时候特别要注意——比如你只想用一个X输入，那X2必须接地，不能空着。

3. 乘法电路：最基础也最容易翻车的搭法

3.1 标准乘法接法

最直接的乘法电路：X1接信号A，X2接地，Y1接信号B，Y2接地，Z接地。输出就是：

W = A × B / 10

注意那个除以10。也就是说，如果A和B都是1V，输出是0.1V，不是1V。很多人第一次搭完发现输出比预期小十倍，以为是坏了，其实就是这个标定系数。想要输出等于A×B，需要在后面加一级增益为10的运放，或者接受这个系数在系统里做补偿。

为什么AD633要除以10？因为内部乘法核心的输出范围有限，除以10是为了把满量程压缩到电源轨以内，保证大信号时不饱和。这是设计取舍，理解了这个就不会觉得别扭。

3.2 实测波形：两个正弦相乘

我用信号发生器给X输入1kHz、2Vpp正弦，Y输入也是1kHz、2Vpp正弦，同频同相。输出应该是什么？根据积化和差公式：

sin(a)·sin(a) = (1 - cos(2a))/2

所以输出是一个直流分量加上一个2kHz的余弦。实测波形确实如此：示波器上看到一个整体抬高的2kHz波形，直流分量大约在0.1V（对应2Vpp信号乘积的一半再除以10），交流部分是2kHz。

如果两路频率不同，比如X是1kHz，Y是10kHz，输出就是9kHz和11kHz两个频率的叠加，这就是混频。用FFT功能看频谱，两个峰清清楚楚。这个实验是理解乘法器频域行为的最好方式。

3.3 单端转差分的必要性

上面说的是单端输入接法，把X2、Y2接地。但AD633的差分输入如果只用一个脚，另一个接地，会引入共模误差。更讲究的做法是用运放做单端转差分，让X1和X2得到一对反相信号。这样共模抑制更好，精度更高。

不过对于大多数非精密应用，直接接地也够用。我的建议是：如果做产品或者对精度有要求，老老实实加单端转差分；如果只是实验验证原理，直接接地省事。这个取舍要看场景，不是越复杂越好。

4. 除法电路：把乘法器放进反馈环

4.1 除法原理：反馈的魔力

除法电路的核心思路是把乘法器放到运放的反馈环路里。具体接法：运放输出经过AD633的Y通道，AD633的输出W接到运放的反相输入端，运放的同相端接参考地，X通道接被除数相关的信号。

推导一下。设运放输出为Vo，AD633的Y输入接Vo，X输入接Vx，Z接地。AD633输出W = Vx·Vo/10。这个W通过电阻反馈到运放反相端，运放会强制反相端电压等于同相端（虚短），也就是反馈电流和输入电流平衡。

标准除法电路里，被除数是加到运放输入端的信号Vz，除数是加到AD633 X端的Vx。最终关系是：

Vo = 10 × Vz / Vx

注意分母Vx必须为正（或者为负），不能过零，否则输出会冲向电源轨。这是除法电路最本质的限制——分母不能为零，也不能变号，否则反馈极性反转，电路会锁死或振荡。

4.2 分母过零为什么会炸

我用一个从-2V扫到+2V的三角波做分母，分子固定1V，实测输出。当分母从负往正扫过零点附近时，输出先是冲向正电源轨，然后突然跳到负电源轨，中间有一段完全失控。这就是分母过零的典型表现。

原因很直接：分母接近零时，理论输出趋于无穷大，运放输出饱和；分母变号后，反馈从负反馈变成正反馈，运放状态翻转。所以实际用除法电路，分母信号必须保证单极性，或者用绝对值电路先把分母变成正的。这是硬性约束，绕不过去。

4.3 分母动态范围的取舍

分母不能太小，否则输出饱和；也不能太大，否则输出太小信噪比差。实际设计时，分母的可用范围大概是满量程的10%到100%。比如±15V供电，分母控制在1.5V到13V之间比较稳妥。

如果分母信号本身动态范围很大，可以考虑先做对数压缩再除法，或者用分段处理。但这已经超出AD633单芯片能搞定的范围了，需要系统级设计。对于一般应用，把分母限制在合理区间就够了。

5. 开方电路：除法电路的特例

5.1 开方就是自己除自己

开方电路其实是除法电路的一个特例：把被除数和除数都接到输出上。具体接法：AD633的X和Y都接运放输出Vo（或者一个接Vo一个接固定参考），Z接输入信号Vin，W接运放反相端。

推导：W = Vo·Vo/10 + ... 等等，这里要仔细。标准开方电路是让乘法器的两个输入都来自输出，这样乘积就是Vo²，然后通过反馈让Vo²/10等于输入Vin，解出Vo = sqrt(10·Vin)。

所以输出是输入的平方根乘以sqrt(10)。输入必须是正的，因为负数没有实数平方根，电路也会因为反馈极性问