企业官网建设流程全解析

如果你也经历过在搜索引擎里输入“TI RGY 引脚图”，翻了几页发现同一个封装代码对应了五六张完全不一样的图，别怀疑人生，问题不在你，而在于“引脚图”这三个字太容易被断章取义。我画板子时不止一次被VQFN封装坑过：网上找的引脚定义张冠李戴，照着抄封装库结果引脚1放反，板子打样回来才知道疼。后来养成的习惯是：任何TI的VQFN封装，尤其是RGY、RGR、RGW这类长得几乎一样的方形无引脚封装，一律回到数据手册的机械图纸，再配合JEDEC MO-220标准去核对，不道听途说。

这篇内容适合正在画封装库的硬件工程师、刚接触QFN的学生，以及被“到底该信哪张引脚图”折磨过的PCB设计者。我会用RGY VQFN-16作为完整演示案例，把从型号确认、机械图纸读取、焊盘换算到实物验证的全过程拆开讲，最后给出一套RGR/RGW也能通用的五步核对流程。

1. 先看懂TI的封装代码：RGY/RGR/RGW不是同一个“引脚图”

1.1 R开头都是QFN家族，但封装代码不决定引脚功能

TI的封装代码一般由三个字母组成，R开头的通常就是QFN家族，也就是Quad Flat No-lead，方形扁平无引脚封装。RGY、RGR、RGW都属于这一类，外形上最大的特征就是四周没有伸出来的引脚，焊盘全部藏在芯片底部，中间还有一块暴露的散热焊盘。

很多人搞晕的第一个原因，就是把“封装代码”和“引脚定义”混为一谈。封装代码决定的是这颗粒子外壳的机械形状，包括引脚数量、引脚间距、整体尺寸、散热焊盘大小，以及引脚编号的物理位置。而“每个引脚连到哪里、是什么功能”，那是数据手册里Pin Functions表格的事。换句话说，同样叫RGY封装的两颗不同芯片，机械外形一模一样，但引脚1可能是I2C时钟，也可能是UART发送，甚至可能是电源输入。

所以你在网上搜“RGY引脚图”，搜出来的很可能某张图是针对某个具体型号的引脚功能图，一旦去掉型号信息被转载，就成了“标准答案”，但换一颗同样是RGY封装的芯片就用不了。这才是我写这篇内容的根本原因：真正值得背下来的，不是某个型号的引脚功能，而是一套核对方法。

1.2 VQFN、QFN、WQFN的区别在哪

TI资料里经常出现QFN、VQFN、WQFN几个词，RGY/RGR/RGW对应的通常是VQFN，也就是Very-thin Quad Flat No-lead。这里的thin指的就是封装厚度，VQFN的厚度一般在0.90mm左右，比普通QFN更薄，适合对高度敏感的产品。

WQFN则是更薄的版本，厚度能压到0.75mm左右。除了厚度，这三类在焊盘形式、引脚编号规则、散热焊盘处理上基本是同一个套路。所以你在核对引脚图时，不用纠结标题里写的是QFN还是VQFN，只要照着数据手册末尾的Mechanical Drawing做就行。

还有个基础知识点值得说清楚：QFN没有传统意义上的“引脚”，它的焊接点是底部四周的平面焊盘。这种设计有好有坏，优点是寄生电感小、散热路径短，适合高频和功率电路；缺点是焊接后从侧面看不到引脚，检测焊点质量主要靠X-ray或者AOI，维修时拆焊也更麻烦。这些特性决定了做封装库时必须格外细心，因为一旦焊盘尺寸错了，焊接阶段才暴露，那时候改板成本就高了。

2. JEDEC MO-220在核对中到底干什么用

2.1 为什么不用直接去读JEDEC标准原文件

JEDEC是制定半导体封装机械标准的组织，MO-220就是QFN这一类封装的机械外形标准文件。很多工程师一听“用JEDEC标准核对”就觉得要去下载标准全文，逐条对照，其实没必要，TI数据手册末尾的机械图纸已经把该给的尺寸都给全了。

MO-220真正的价值，是帮你看懂TI图纸里那些字母代号是什么意思。QFN的数据手册里不会写“引脚宽度”四个字，而是写一个字母b；不会写“散热焊盘尺寸”，而是写D2/E2。这些代号不是TI自己发明的，而是JEDEC标准体系里统一的术语。你把这些字母的含义搞清楚了，看哪家芯片厂的QFN图纸都顺。MO-220相当于一本“字典”，不是“图纸”。

另外还有一点，JEDEC MO-220底下有大量变体编号，对应不同的尺寸组合。当你发现某个QFN封装的D/E尺寸和“常见值”不一样，不要慌，这大概率只是MO-220里的另一个变体。芯片厂有权在符合JEDEC规范的框架内选择具体尺寸，只要机械公差和命名规则合规，它依然是标准意义上的QFN。

2.2 必须认识的六个尺寸字母：D、E、D2、E2、e、b、L

我把核对RGY这类封装时必须看懂的尺寸字母整理成一个表，做封装库之前先对照一遍：

除了这几个，还会看到A（封装总厚度）、A1（底部站立高度）、L1（引脚内侧延伸距离）等。这些尺寸在TI机械图纸里通常会给三列：MIN、NOM、MAX。做封装库时优先以NOM为设计基准，因为这是芯片制造的目标值，上下公差决定了你这颗芯片实物的可能性范围。

这里特别提醒：e这个尺寸在图纸里经常标成“BSC”，意思是Basic Spacing Between Centers，基本中心间距，不标公差。QFN常见的间距是0.50mm、0.40mm、0.65mm。0.50mm是绝大多数16脚、24脚VQFN的间距，0.40mm多见于更密集的小封装，0.65mm常见于引脚较少但外形较大的型号。拿到图纸先看e，这个值决定了你的走线策略和封装库的精度要求。

2.3 同一名称、不同厂家、不同尺寸的乱象

我还想多说一个JEDEC标准和实际芯片之间的差异问题。不同芯片厂造出来的“VQFN-16”，外形尺寸可能都是3.00mm×3.00mm，但散热焊盘D2/E2的尺寸可能不一样，引脚焊盘的长度L也可能有细微差别。这是厂家的设计自由，也是datasheet存在的意义。

所以，“用JEDEC标准核对”不等于“拿标准里的变体编号直接对着抄”，而是通过标准理解尺寸体系，再从特定芯片的机械图纸里取数。我见过有人把A厂的封装库直接套到B厂同样叫VQFN-16的芯片上，结果散热焊盘小了一圈，焊接后虚焊率明显偏高。QFN这种封装，散热焊盘接触面积直接影响散热和机械强度，差0.2mm都可能带来生产良率问题。

3. 用RGY VQFN-16做一次完整核对演示

3.1 第一步：定位数据手册里的机械图纸

以一颗RGY VQFN-16封装的芯片为例，完整数据手册一般有几十页，机械图纸通常在靠近末尾的位置，标题一般是“MECHANICAL DATA”或者“PACKAGE OUTLINE DIMENSIONS”。在TI的数据手册里，这一页通常会标出该封装对应的TI封装代码，例如“RGY (S-PVQFN-N16)”，其中S-PVQFN-N16是更详细的描述，N16代表16脚。

拿到这一页后，先确认三件事。第一，封装代码是不是RGY？如果器件型号尾缀确实带RGY，那对应的图纸就是它。第二，图纸上画的引脚数是不是16？用引脚圆圈编号数一遍，别只看文字。第三，看图纸标题视图方向：通常包含TOP VIEW、SIDE VIEW、BOTTOM VIEW，有时候还有DETAIL视图。BOTTOM VIEW是焊接面的视角，也就是你在PCB封装库里摆焊盘时最直接参考的视图。

TI的图纸上通常还会标注引脚1的位置标识，常见的是一个小圆点（DOT），或者在封装一角有个斜切角。引脚1标记的位置对后续焊盘编号至关重要，我建议直接用红色笔在图纸上圈出来，并在封装库备注栏里记录下来。

3.2 第二步：逐项核对封装尺寸和引脚间距

下面我用一组演示数据来走流程。请注意：这组数据是为了讲清方法假设的典型值，不是某个具体型号的实际值，你手里的芯片请一定以它自己数据手册的机械图纸为准。

核对步骤按照以下顺序来：先看D/E，确认整体尺寸和你想的一样；再看e，0.50mm的间距决定了每边4个引脚；然后看b和L，这两个值决定PCB引脚焊盘的宽和长；最后看D2/E2，这是散热焊盘。所有尺寸都找到后，对照封装代码确认它确实是16脚。16脚除以4条边，每边4个引脚，这是RGY VQFN-16最常见的布局。

特别要注意的是b和L的取值不能只看NOM列，还要看MIN和MAX。实物的引脚宽度可能比NOM大0.05mm，如果你的PCB焊盘刚好等于NOM，就可能出现焊盘比引脚还窄的情况。我一般做封装库时，引脚焊盘宽度至少取“b的NOM值+0.10mm”，既保证焊接可靠性，又不会因为焊盘过大导致相邻焊盘间距过近。

3.3 第三步：把机械尺寸换算成PCB焊盘库

有了机械尺寸，下一步是生成PCB封装库。这里我推荐的做法不是直接复制b和L，而是按IPC-7351的简化规则换算，同时兼顾生产厂家的能力。

引脚焊盘宽度的简化公式：焊盘宽 = b + 0.10mm。按演示数据就是0.25 + 0.10 = 0.35mm。0.50mm间距下，相邻焊盘中心距是0.50mm，焊盘宽0.35mm，焊盘间空隙是0.15mm，这个宽度做普通FR-4板子完全没问题。

引脚焊盘长度按“向外延伸+向内延伸”的思路设计：向外延伸约0.30mm，保证引脚外侧有足够的焊盘吃锡；向内延伸到距离散热焊盘边缘约0.15mm~0.20mm处停止，太近会跟散热焊盘连锡，太远会缩小焊接面积。按演示数据，引脚长度L是0.40mm，所以内伸可按0.20mm~0.25mm算，总焊盘长大约0.70mm左右。

散热焊盘PCB尺寸可以直接取D2/E2的NOM值加0.20mm，也就是1.90mm左右。加大的原因是：散热焊盘承担导热和机械连接双重作用，略微加大可以增加接触面积，但不要超过0.30mm，否则中间焊盘和四周引脚的锡量比例失衡，容易出现浮高。

下面是我生成的封装库速查表，同样以演示数据为例：

3.4 核对过程的实物验证技巧

封装库做完不要急着下单，花两分钟做一个实物核对。把数据手册机械图纸用1:1比例打印出来，把芯片样品放上去，看芯片边缘是否和图纸外框对齐，看引脚1标记是否跟图纸圆点同侧，看散热焊盘是否落在图纸D2/E2方框内。这个1:1打印核对法我几乎每颗新封装都要做，成本极低但非常有效。

如果你手头没有实物样品，可以借助TI官网提供的STEP三维模型。大多数TI产品页面在“Design & development”或“Quality & packaging”区域提供封装3D模型下载，把STEP模型导入PCB设计软件，和你的封装库做一次肉眼比对，重点看引脚1方向和引脚数是否一致。

4. 三个高频翻车点：方向、散热焊盘、悬空引脚

4.1 引脚编号方向：Top View和Bottom View是镜像关系

这是QFN封装里翻车率最高的一关，没有之一。数据手册里通常既有TOP VIEW也有BOTTOM VIEW，这两个视角下引脚编号的排布方向是镜像的。规则是这样的：从封装顶部往下看，引脚1在左上角，编号按逆时针方向排列；从底部往上看（也就是焊接面），编号变成顺时针方向。

问题就出在：绝大多数工程师画PCB封装库时，看的是BOTTOM VIEW，电脑屏幕上的焊盘排列也是从底部视角画的；但在原理图符号里，引脚排列通常按TOP VIEW逻辑理解。两个视角切换不够熟练的人，画着画着就把引脚1放到了右上角，整个封装镜像了，芯片焊上去所有信号都错位。

我的解决办法是：把原理图符号的引脚顺序和PCB封装完全解耦，以PCB封装库的引脚1位置为唯一基准。画完封装库后，强迫自己做一个检查：在3D视图里把芯片模型放上去，看引脚1标识是否和模型一致。如果没有3D模型，就把数据手册的Pin Functions表格调出来，对照某几个特征引脚（比如接地脚、电源脚）在TOP VIEW和BOTTOM VIEW下的位置，确认PCB库和表格描述一致。

这里列个判断小技巧：如果数据手册的引脚功能图明确标注了“Top View”，那么图上的引脚1在左上角；如果标注“Bottom View”，引脚1就在右下角（同样是那个角，但视角不同视觉位置变了）。等你看多了就会形成条件反射。

4.2 散热焊盘：PCB焊盘、钢网开孔都要单独设计

散热焊盘是QFN这种封装特有的结构，但很多人做封装库时只把它当成一个矩形铜皮放上去，忽略了钢网开孔的设计。散热焊盘面积通常比四周任何一个引脚焊盘大好几倍，回流焊时如果钢网开孔和散热焊盘一样大，锡膏量会非常大，芯片放上去后因为锡膏表面张力不均，很容易浮起来，导致四周引脚虚焊。

PCB焊盘尺寸按D2/E2加大0.20mm没太大问题，但钢网开孔必须做特殊处理。常规做法是把散热焊盘区域的钢网开孔分成网格状，比如四宫格或九宫格，每格尺寸按散热焊盘总面积的50%~70%来算。这样既能保证足够的焊料连接散热焊盘，又不会因为锡膏过多把芯片顶起来。

钢网厚度也很关键。0.50mm间距的QFN，钢网厚度一般选0.10mm到0.12mm。散热焊盘区域的开孔面积减少后，焊料体积不足也能通过稍厚钢网补偿，但四周引脚焊盘的开孔不能太大，否则引脚间连锡。这个平衡没有千篇一律的参数，需要结合贴片厂的工艺能力调整，我第一次做RGY封装时散热焊盘钢网开70%面积，焊点吃锡饱满，后来换了一家贴片厂，同样参数出现少量浮高，改到50%就好了。

4.3 散热焊盘的电气属性，真的不一定是地

很多QFN芯片的散热焊盘确实是GND，而且常常通过内部绑线把芯片地线汇到散热焊盘上，但这不是绝对规律。有相当一部分电源芯片把散热焊盘接到开关节点SW，还有少数芯片的散热焊盘是某个特殊的模拟电位。如果你想当然地把所有散热焊盘都接地，运气好芯片不发烫，运气不好直接短路。

核对方法非常明确：在数据手册找两个地方。第一个是Pin Configuration and Functions表格里通常有一行“Pad”或“Exposed Pad”，后面的描述会写明它连接到什么网络。第二个是数据手册的原理框图或内部连接图，散热焊盘通常会画在芯片内部电路里，能看到它接的是地、电源还是其他节点。

我还遇到过一种更隐蔽的情况：芯片内部把散热焊盘和多个GND引脚连通，但数据手册却要求散热焊盘在PCB上单独走一个小焊盘，不直接大面积接GND，而是通过磁珠或0欧电阻接地，这是为了隔离开关噪声。这种细节不看手册靠猜，做出来的板子性能达不到是小事，碰到过压打火就麻烦了。

4.4 NC引脚处理：悬空还是接地要查表

VQFN封装因为引脚数比实际功能脚多，经常有一两个NC（No Connect）引脚。NC脚最忌讳的做法是“反正没功能，连到地吧”。有些NC脚内部其实连接到了芯片的某段电路，外部接地后可能形成意外通路；有些NC脚旁边就是高速信号，接地还会增加寄生电容。

正确的处理方式是查手册里对NC脚的描述。有些数据手册会明确写“NC, No internal connection”，这种可以悬空，但为了过EMC测试，很多人也会选择在生产时用一个小焊盘连接地或者保持悬空。最稳妥的做法是：在PCB封装库阶段给NC脚正常画焊盘，在原理图里明确标成NC，并且不连接任何网络，等板子回来后根据实际测试决定要不要飞线接地。

在画封装库时还会有个细节：NC脚焊盘要不要加大？我的做法是保持和其他引脚一致，因为万一后续芯片版本把NC定义成新功能，焊盘尺寸不变也能兼容。如果为了省事把NC脚焊盘缩小或干脆删掉，遇到芯片批次差异或者改版，焊盘对不上就麻烦了。

5. 一套通用的五步核对流程，RGR/RGW也能套用

5.1 RGR/RGW到底和RGY差多少

RGR、RGW和RGY一样，都是TI的VQFN家族封装代码，区别主要体现在引脚数和整体尺寸上。以我接触过的器件来看，RGW常见于20脚附近的封装，尺寸通常比RGY略大一点；RGR则常见于更紧凑的小体积版本，引脚间距可能更密，有些会做到0.40mm。但这只是经验规律，不是铁律，而且TI持续在推新封装，同一个封装代码在不同产品系列里的具体尺寸也会有差异。

我的建议是：放弃死记“RGY就是XXmm、RGR就是XX脚”这种想法，把这个判断过程交给数据手册。真正的通用能力是：知道同一个零件号尾缀对应哪个封装代码，然后顺着封装代码找到权威的机械图纸，再按标准流程核对。能做到这一点，换成RGW、RHB、RUK等任何QFN变体都不会慌。

5.2 五步核对流程

这套流程是我做过的每一个QFN封装都会走的，无论RGY、RGR还是RGW，步骤完全一致：

第一步，确认封装代码。看数据手册标题页或订购信息里的器件尾缀，确认是RGY、RGR还是RGW，并把这个代码输入TI官网的“Packaging”搜索页，拉出该封装的标准名称和图纸编号。

第二步，定位机械图纸。在数据手册PDF里搜索“Mechanical Data”或“Package Outline”，把包含字母标注和MIN/NOM/MAX三列数值的页面完整截屏存档，作为封装设计的唯一尺寸依据。

第三步，逐项核对尺寸。按前文的方法确认D、E、D2、E2、e、b、L，重点看e的数值和引脚总数，确认每边引脚数是否等于总引脚数除4。

第四步，换算PCB焊盘库。用“引脚焊盘宽=b+0.10mm，散热焊盘=D2+0.20mm”的简化规则先出一版，再对照IPC-7351或TI的推荐焊盘图形（有些数据手册会附Recommended Land Pattern）调整。

第五步，对着引脚功能表做最终检查。这是修正方向性错误最重要的一步，拿3到4个特征引脚（电源、地、引脚1）在Pin Functions表里的描述，和你在PCB库里画好的焊盘位置逐个比对，确认没有镜像和错位。

5.3 善用TI官网的封装图和3D模型

最后说一个很多人没用起来的功能：TI官网每个产品页都有一个“Quality & Packaging”区域，输入封装代码后能直接看到封装图、尺寸参数，还能下载PDF格式的机械图纸，甚至STEP格式的3D模型。这个渠道比在搜索引擎里翻未知来源的图片可靠得多。做封装库之前，我习惯先把TI官网的封装图和手册里的机械图纸做一次交叉核对，两者一致才开始画库。

顺便分享一个实用技巧：把STEP模型导入到立创EDA或者Altium Designer后，用软件自带的三维测量工具直接量引脚到引脚的距离、散热焊盘尺寸，再和你的封装库焊盘位置叠一下。这个“人眼+软件”双重验证法，能过滤掉绝大多数因为看图纸视角偏差引入的问题。

我在这些年画板子的过程中，因为QFN封装吃过不少亏，小到引脚1反了飞线解决，大到散热焊盘接错网络报废一版板子。回头看，大部分错误都是因为“太相信印象”而不是“去核对数据手册”。封装这件事，尤其是TI的VQFN这类多引脚无引脚封装，真的值得每次都用同一套流程走一遍。虽然看起来多花十分钟，但能省下好几天的改板周期。