企业官网建设流程全解析

如果你也是被“基于Logisim的8指令单周期MIPS CPU”这个课设折磨过的人，大概率经历过这样的夜晚：在Logisim里拉了上百条线，点一下仿真运行，整片电路红红蓝蓝闪成一片，PC还停在原地纹丝不动。说实话，这类课设翻车的人，九成不是手不熟，而是动手连线之前，没有把“8条指令”和“数据通路”这两件事在脑子里合起来走一遍。这篇文章就是来填这个坑的。我会从指令选型开始，讲到数据通路的搭建顺序、硬布线控制器的真值表推导，再单独拆解beq这种高频翻车点，最后给出一条完整的排查链路。适合正在上计算机组成原理课、准备用Logisim交付单周期CPU课设的同学照着做，也适合想把Logisim从“只会搭数字电路”升级到“能跑程序”的人。

1. 动手之前，先把8条指令和数据通路定下来

1.1 8条指令为什么选这组：格式覆盖与功能代表性

很多同学的第一个问题是：8条指令到底选哪8条？答案其实非常统一：add、sub、and、or、lw、sw、beq、j。这不是拍脑袋定的，而是因为这一组指令刚好覆盖了MIPS的三种指令格式和完整的执行链路。

• R型指令：add、sub、and、or，格式为opcode | rs | rt | rd | shamt | funct，走“读寄存器→ALU运算→写回寄存器”这条主干。
• I型指令：lw、sw、beq，格式为opcode | rs | rt | immediate，其中lw/sw要访问数据存储器，beq要做条件分支。
• J型指令：j，格式为opcode | target，直接改PC，不做任何运算。

你仔细看会发现，选这8条的深层逻辑是“让每一种数据通路的走向都出现至少一次”。控制器里的每一个控制信号，都能从这8条指令中找到一个或多个“使用者”。比如RegDst只在R型指令里有意义，因为只有R型要把结果写到rd字段；ALUSrc只在lw/sw里才需要选立即数，因为运算型指令要用rt字段的寄存器值；MemToReg只有lw需要选存储器输出，其他写回场景都选ALU结果。把这些对应关系想清楚，比背真值表有用得多。

这点在做报告时也可以直接写进“指令集设计理由”一节，属于明显的加分项。

1.2 单周期的“单”与PC寻址模式的选择

单周期CPU的意思是：每条指令在一个时钟周期内完成从取指到写回的全部过程。注意，这不是说整个CPU永远只来一个时钟脉冲，而是每条指令占用的时钟周期数恒为1。每一拍里，组合逻辑电路（指令译码、ALU运算、数据选择）先把结果算出来，然后在时钟上升沿，PC、寄存器堆、数据存储器这些时序部件统一更新状态。

这里有一个必须理解的概念：单周期CPU的时钟频率只能按最慢指令的延迟来定。8条指令里最慢的几乎总是lw，因为它要经过“ROM读指令→寄存器堆读→ALU算地址→RAM读数据→MUX选择→寄存器堆写”这么长一条链。这就是为什么真实CPU很少用完全的单周期设计，但这不妨碍单周期作为教学模型的价值——它把“每条指令做了什么”摊开在了你面前。

动手之前还需要做一个重要决策：PC每次加几？标准MIPS按字节寻址，PC每次加4，因为一条指令占4个字节。但在Logisim课设里，ROM通常被设计成“按字存储”，即每个地址单元存一条32位指令，所以PC每次加1更直观。两种方案的对比如下：

我建议初学阶段默认采用“PC加1、ROM按字存储”的简化方案，因为地址宽度小、调试直观。但你必须能向老师解释清楚：这是在存储单元按字编址的模型下，对标准MIPS寻址的等价简化。如果不做这个声明，答辩时被问“为什么PC不+4”就会卡壳。后面所有关于beq和j的讨论，都基于“PC加1”这个约定。

1.3 核心部件总清单与端口规划

在Logisim里做这个CPU，你需要准备以下部件，我按搭建顺序列出来：

这里特别强调一下信号命名。Logisim的Tunnel（隧道）是整理连线的神器，同名隧道在整张电路图里是连通的，完全不用拉长线。我自己的习惯是：所有控制信号（RegDst、ALUSrc、MemToReg、RegWrite、MemRead、MemWrite、Branch、Jump、ALUOp）都用隧道命名，数据通路主线用短粗线连接，这样电路图清晰，出了问题也方便定位。千万不要把所有信号都物理连到控制器，否则图会乱到你自己都不想看。

2. 数据通路的模块搭建顺序：先让数据走通，再接控制

2.1 取指通路：PC、ROM与程序计数器加几

推荐的搭建顺序是先把“取指通路”打通，也就是PC、加法器、ROM这一条循环。

PC用Logisim里的Register组件，位宽设成32位，时钟接全局时钟源，复位端接一个Button或拨动开关，用来在仿真开始时把PC清零。ROM在Memory库里，数据位宽设为32位，地址位宽取决于你的指令条数，比如你只需要16条指令的空间，地址位宽可以设成6位（2的6次方=64）。PC的输出直接连ROM的地址端口，ROM的输出就是32位指令字。

然后用一个加法器计算PC+1，在PC加1的方案下，PC_next = PC + 1，接回PC的输入。这样取指通路就是一个带反馈的循环：每个时钟上升沿，PC更新到下一条指令的地址，ROM输出对应的指令字。调试这个阶段时，你可以在PC输出端和ROM输出端各放一个Probe，确认PC确实在按0、1、2、3递增，ROM能稳定输出你预存的指令数据。

ROM里存什么？在Logisim里双击ROM组件可以编辑内容，每一行存一个32位十六进制数，就是一条机器指令。把手工汇编好的8条指令按顺序填进去，后面调试就有依据了。ROM内容文件还可以导入导出，建议养成把机器码独立保存一份的习惯。

取指通路打通之后，要用Splitter把32位指令字拆成字段。MIPS指令的字段分布是固定的：bit31-26是opcode，bit25-21是rs，bit20-16是rt，bit15-11是rd，bit10-6是shamt，bit5-0是funct，bit15-0是立即数。我没有写错，rd确实在rt后面，初学者最容易在rd和rt上搞反。每个Splitter的输出用隧道命名，比如Opcode、Rs、Rt、Rd、Funct、Imm16，这一步做对了，后面控制器的连接会非常省事。

2.2 寄存器堆：读端口常开，写端口由RegWrite把关

Logisim自带了Register File组件，在Memory库里，配置成数据位宽32、地址位宽5、两个读端口一个写端口就行。这个组件的读端口是组合逻辑输出，也就是说，只要读地址一变，读数据立刻跟着变；写端口则是时钟上升沿触发，且必须有写使能信号为高才会写入。

读端口的地址分别接指令字段中的rs和rt，读出来的ReadData1和ReadData2就是两个源操作数。写端口的地址接哪一个字段，取决于当前指令是R型还是I型：R型指令（add/sub/and/or）应该把结果写到rd字段指定的寄存器，所以写地址要接Rd；lw指令要把存储器数据写到rt字段指定的寄存器，所以写地址要接Rt。这个“接Rd还是Rt”的选择，就是控制信号RegDst在硬件上的体现。实现上，用一个2选1MUX，选择端接RegDst，0选Rt，1选Rd，MUX输出接到寄存器堆的写地址端口。

写数据端同样需要MUX选择：来自ALU结果还是来自RAM读出数据，选择端就是MemToReg。写使能端接RegWrite信号，来自控制器。这里有一个很容易忽略的细节：Logisim自带Register File组件并不会强制0号寄存器恒为0，这和真实MIPS的约定不同。如果你的测试程序写了r0，数据会真的写进去。应付课设时最稳妥的方案是写程序时避免把r0当作目标寄存器，同时你在报告里提一句这个差异，反而是加分项。

2.3 ALU子电路：四种运算加一个零标志

我强烈建议ALU用自建子电路，而不是直接用Logisim现成的ALU组件，因为你这个课设的考核点就是ALU和控制器，直接拖一个现成组件，老师大概率会问“这个ALU内部是怎么实现的”。自己搭并不难。

ALU子电路的输入输出规划如下：

内部的实现思路是：加法用一个32位加法器；减法不用单独做减法器，而是用A加上B的取反再加1，也就是补码减法；与和或分别用32个与门、32个或门来实现；最后把这四组结果送进一个4选1MUX，用ALUFunc的低两位选择输出。Zero信号可以在Result输出端用“32位输入或非门”来做，等价于把整个结果的32位逐位相或后取反，只要有一位是1，输出就是0。这个设计体现了ALU最核心的加法器复用思想，说通俗点就是“减法本质上是加一个负数”，在真实CPU里也是这么干的。

ALU的第二个输入B从哪里来？这里就是ALUSrc信号在做选择了。对于add/sub/and/or这一类R型指令，ALU的第二个输入应该是寄存器堆的ReadData2；对于lw/sw，ALU要把rs寄存器的值和立即数相加来算内存地址，所以第二个输入应该是符号扩展后的立即数。因此，在ALU的B输入端之前要放一个2选1MUX，ALUSrc为0选寄存器值，为1选立即数。这个MUX太小，但漏接它会导致lw/sw的地址计算全部错误。

2.4 数据存储器与回写MUX：lw的最后一公里

数据存储器用Logisim的RAM组件，数据位宽设32位，地址位宽可以设为8位或更大，取决于你希望内存有多大。RAM的写数据端口接寄存器堆的ReadData2（sw指令要把寄存器数据写到内存），写使能端接MemWrite，地址端口接ALU的计算结果。

这里要特别留意RAM的读取模式。在单周期CPU里，lw指令要求“这一拍内就能从RAM读出数据”，所以RAM的读输出必须是组合逻辑，即地址一稳定，数据输出就跟着稳定。Logisim的RAM组件默认是这种异步读模式，但有些版本提供了同步读的选项，一旦勾选了同步读，lw的数据会晚一个周期才出来，导致寄存器堆写入的是上一拍的旧值，表现非常诡异。确保RAM输出在你期望的时钟上升沿之前已经稳定，这是lw指令不出错的前提。

回写MUX是整个数据通路的最后一公里：寄存器堆的写数据端口，要能从“ALU结果”和“RAM读出数据”中二选一。这个MUX的选择端是MemToReg，R型运算写回ALU结果，lw写回RAM数据。到这里，数据通路的主干已经全部连好，但CPU还不能跑，因为所有控制信号都悬空着，下一步才是给这些控制信号赋予灵魂——控制器。

3. 硬布线控制器：真值表推导与Logisim落地

3.1 控制信号全集：9根线管住8条指令

前面数据通路里已经提到了几个控制信号，现在把它们全部拉出来统一说明。单周期CPU的控制器输出通常包括下面这些：

• RegDst：寄存器堆写地址选Rd（1）还是Rt（0）。
• ALUSrc：ALU第二输入选寄存器值（0）还是立即数（1）。
• MemToReg：寄存器堆写数据选ALU结果（0）还是RAM输出（1）。
• RegWrite：寄存器堆写使能，1表示允许写入。
• MemRead：RAM读使能，1表示允许读取。
• MemWrite：RAM写使能，1表示允许写入。
• Branch：当前指令是否是beq。
• Jump：当前指令是否是j。
• ALUOp：2位，表示ALU运算类型编码。00表示用于lw/sw的加法，01表示用于beq的减法，10表示由funct字段决定具体运算。

需要说明的是，在单周期模型里，RAM可以在任意时刻被读取，因此MemRead不参与时序控制。但保留这个信号并把它接在RAM的读使能端口上更接近真实设计，也方便你在实验报告里完整描述控制器的输出集合。如果你用的Logisim版本里RAM没有独立的读使能端口，可以把MemRead信号留作测试接口，或者直接拉高电平并做文字说明。

3.2 真值表与逻辑化简：从指令到信号的映射

接下来是控制器设计的核心环节：把每条指令对应的控制信号值列成真值表。根据前面选定的8条指令，可以得到下表：

表格里的X表示“任意值”，也就是该信号对此指令无关紧要，硬件上可以设成0也可以设成1，通常取0。这样设有个额外的好处：可以避免很多非预期的写入。

观察这张表，你会发现控制信号的真值表非常有规律，可以直接写出逻辑表达式。先定义5个指令类型信号：

• R_type = 1 当 opcode == 000000（add/sub/and/or共用）
• lw_sig = 1 当 opcode == 100011
• sw_sig = 1 当 opcode == 101011
• beq_sig = 1 当 opcode == 000100
• j_sig = 1 当 opcode == 000010

然后每个控制信号就是这几个类型的简单组合：

• RegWrite = R_type OR lw_sig
• ALUSrc = lw_sig OR sw_sig
• MemToReg = lw_sig
• MemWrite = sw_sig
• Branch = beq_sig
• Jump = j_sig
• RegDst = R_type
• ALUOp[1] = R_type
• ALUOp[0] = beq_sig

这样推导出来的表达式非常干净，它告诉你控制器的本质就是“根据opcode判断指令类型，再根据类型决定每个部件该怎么行动”。在Logisim里实现这几个表达式，可以用几个相等比较器（判断opcode是否等于某个值）加逻辑门，也可以用下面的组合逻辑分析工具自动生成。

3.3 用Logisim的组合逻辑分析功能一键生成控制器

Logisim自带一个很实用的工具：组合逻辑分析（Combinational Analysis），位置在菜单“窗口/组合分析”里。这个工具允许你输入真值表，然后自动生成对应的电路。具体操作是：

1. 打开组合逻辑分析面板，在“输入”标签页添加6个输入，命名为Op0到Op5，对应opcode的6个bit。
2. 在“输出”标签页添加RegDst、ALUSrc、MemToReg、RegWrite、MemRead、MemWrite、Branch、Jump、ALUOp1、ALUOp0这些输出。
3. 在“表格”标签页，逐行填写8条指令对应的输出值，其他opcode行全部填0或X。
4. 点“构建电路”，Logisim会在一个新子电路里自动生成由逻辑门组成的控制器。

这个自动生成的控制器功能上是完全正确的，缺点是门电路数量多、可读性差，不方便答辩讲解。我建议的做法是：先用组合逻辑分析验证你的真值表有没有填错，在实际电路里用一个“按逻辑表达式手搭”的可读版本做主控制器，自动生成的版本留着做对比验证。手搭版其实就是把上面的5个类型判断信号拉出来，再用逻辑门组合出各个控制信号，清晰得多。也可以用组合逻辑分析直接生成子电路，然后在主电路中替换，效果一样。这里提醒一句：不同版本的Logisim导出的电路风格略有差异，如果你的版本生成出来的电路里出现了大量非门阵列，不要奇怪，那是工具化简后的结果。

3.4 ALU控制模块：funct到运算选择的二次译码

ALUOp只有2位，无法直接区分add/sub/and/or这四种R型运算，所以还需要一个ALU控制模块，把“ALUOp + funct”翻译成ALU子电路的3位控制字ALUFunc。这个模块也叫译码器扩展，是整个控制链路的最后一环。

ALUFunc编码已经定好：000=add，001=sub，010=and，011=or。模块的逻辑规则如下：

• 当ALUOp[1]=0且ALUOp[0]=0时，说明是lw/sw的地址计算，ALUFunc=000（加法）。
• 当ALUOp[1]=0且ALUOp[0]=1时，说明是beq的比较，ALUFunc=001（减法）。
• 当ALUOp[1]=1时，说明是R型指令，需要根据funct字段来定。add的funct=100000对应000，sub的funct=100010对应001，and的funct=100100对应010，or的funct=100101对应011。

这个模块的输入是ALUOp[1:0]和Funct[5:0]，输出是ALUFunc[2:0]。实现方式同样可以用组合逻辑分析，但要注意，funct有6位输入，真值表里会出现大量无关项。无关项我们可以直接填0，因为当前指令集里只有4个funct值有效，其他组合永远不该出现。如果你想在报告里展示化简后的逻辑表达式，可以按这个思路手写：先判断是不是R型，再判断funct的低3位。实际上，funct的低5位已经足够区分这4条指令了，比如100000和100010的关键区别在低第2位，100100和100101的区别在最低位。拆解到这种程度，你会发现ALU控制模块可以化简成很少的几个逻辑门。

4. beq指令的隐藏陷阱与分支处理逻辑

4.1 为什么beq是单周期里的“隐藏BOSS”

在8条指令里，beq是唯一需要同时协调三件事的指令：第一，比较rs和rt两个寄存器的值是否相等，这需要ALU做减法并检查Zero标志；第二，计算分支目标地址，这需要把符号扩展后的立即数加到PC当前值上；第三，决定PC到底取顺序地址还是分支地址，这需要把Branch信号和Zero标志相与。三个环节任何一环出错，beq的仿真行为都会崩，而且不像R型指令那样容易定位。

beq出错时的典型表现是：程序跑着跑着，PC突然跳到一个奇怪的地址，然后ROM输出一个乱码指令，CPU彻底“起飞”。很多同学遇到这种情况第一反应是控制器真值表填错了，但实际查下来，往往是分支目标地址计算或者符号扩展出了问题。

4.2 分支目标地址计算与符号扩展的坑

分支目标地址的计算公式，按标准MIPS是：

branch_addr = (PC + 4) + (sign_extend(imm16) << 2)

也就是先取当前PC的下一条指令地址，加上“符号扩展后的立即数再左移2位”得到的偏移量。左移2位是因为指令按字节编址，而立即数表示的是指令条数偏移。

在我们的PC加1简化方案里，这个公式可以等价改成：

branch_addr = (PC + 1) + sign_extend(imm16)

不需要左移，因为地址单元就是指令单元。这里再次强调：你在报告里写的公式、论文里画的电路、以及实际连线，三者必须一致。最稳妥的做法是画一个单独的分支目标地址生成子电路，输入是PC加1的结果和符号扩展后的立即数，用一个加法器相加输出branch_addr，这样电路结构清晰，答辩时也能明确说清楚“我按字寻址模型做了等价简化”。

符号扩展是另一个高频坑。立即数在MIPS里是16位有符号数，必须按符号扩展成32位，也就是最高位是1时高位全补1，最高位是0时高位全补0。Logisim的Bit Extender组件配置成“Sign Extended”，输入16位、输出32位。如果你错误地设成了“Zero Extended”（零扩展），beq向前跳转时会跳到一个很大的正地址，向后跳转则完全失效，PC直接飞出去。

判断符号扩展是否正确的土办法：在立即数的最高位接一个Probe，如果该位是1，扩展后高16位应该是全1；如果该位是0，高16位应该是全0。这一步一查，问题立刻现形。

4.3 PC更新逻辑：Branch、Zero与Jump的优先级

PC的更新是单周期CPU里最后一个需要想清楚的控制点。在8条指令中，下一条PC的值有三种来源：

1. 顺序执行：PC_next = PC + 1
2. beq分支：如果Branch=1且Zero=1，则PC_next = branch_addr，否则走顺序执行
3. j无条件跳转：PC_next = jump_addr

硬件上可以用两级MUX实现：第一级，把“PC+1”和“branch_addr”送进2选1MUX，选择端接Branch & Zero（一个与门的输出）；第二级，再把第一级的输出和“jump_addr”送进另一个2选1MUX，选择端接Jump。这样设计的好处是逻辑清楚，优先级也很明确：Jump最高，其次Branch，顺序执行兜底。

jump_addr的生成也要跟寻址模式匹配。标准MIPS的做法是把指令字低26位的target字段左移2位，再与当前PC高4位拼接，得到32位跳转地址。在PC加1简化方案下，target字段不需要左移，直接把指令字低26位作为低位，PC的高6位作为高位拼接即可。用Logisim的Splitter和Tunnel就能实现拼接，不过更直观的做法是：如果指令存储器地址宽度只有一小段，比如8位，那么jump_addr可以直接取target的低8位，高位补0，在教学演示中也够用。但要记住，这种极限简化只能作为展示用，报告里还是要写标准拼接公式。

5. 踩坑实录：从红蓝线到全绿仿真的完整排查链路

5.1 总体调试策略：分段点亮

我自己做课设时最大的教训是：不要等全部电路连完再仿真。全连之后一旦出问题，红蓝线混在一起，你根本不知道是哪一段的锅。正确做法是分段点亮，每点亮一段就验证一段。

推荐的调试顺序是：

1. 只接PC、ROM和PC+1加法器，确认PC按0、1、2递增，ROM输出正确。
2. 接上寄存器堆，临时把RegWrite固定在1，用一条add指令验证“两个寄存器相加后写回rd”是否成功。
3. 接上ALU，临时用手动拨码或常量控制ALUFunc，验证四种运算结果和Zero标志。
4. 接上RAM，用lw/sw指令验证访存通路。
5. 最后接上控制器，跑完整程序。

每一步验证完，再当地加一段电路，不要贪快。这个顺序看起来慢，实际上帮你省的时间远比多花的时间多。

5.2 常见报错与根因对照表

我把Logisim单周期CPU最常见的故障现象和根因整理成了一张表，你在排查时可以按图索骥：

5.3 两个高频翻车点拆解：splitter位号与RAM读时序

Splitter是Logisim里最容易用错又最难排查的组件。它的本质是把一条多位宽的总线拆成几组，或者把几组合并成一条总线。问题在于，Splitter的引脚位号排列和你设想的可能正好反了。比如你把指令从ROM输出接到Splitter，想拆出opcode、rs、rt、rd、funct，如果方向反了，取出来的rs可能是rd，rd可能是rs，后续连接全部错位。排查方法很简单：在每个输出隧道上加Probe，对照机器码的二进制形式看每个字段实际取出来的值是多少。只要你确认过一次字段位置，后面就再也不怕了。

RAM读时序是另一个隐蔽坑。单周期模型要求lw指令在这一拍内从RAM拿到数据，但如果你把RAM设置为同步读模式，或者把读使能当成门控接到了某个会晚于数据稳定的信号上，读出的数据就会滞后一拍。滞后的结果不是仿真报错，而是寄存器堆里写入的值看似“差了一拍”，这种情况最难排查。我建议在RAM的输出端加一个高亮探针或直接在组合逻辑分析里比较，同时确认RAM的属性面板里读取模式是异步的。如果你发现自己改了很多控制信号都没用，回来检查RAM的读取模式，往往一改就好。

5.4 仿真检查清单与“全绿”标准

当你的电路已经差不多全绿时，不要高兴太早，我总结了一张验收检查清单，全部满足才叫真跑通：

• 复位后PC为0。
• 时钟开始震荡后，PC按预期递增或跳转，没有卡死或跳飞。
• 每条R型指令执行后，目标寄存器的值等于预期。
• lw执行后，寄存器堆写入的值等于RAM指定地址中的值。
• sw执行后，RAM指定地址的值等于源寄存器的值。
• beq在rs等于rt时跳转，不相等时顺序执行。
• j无条件跳到目标地址。
• 仿真过程中没有红线、蓝线闪烁（蓝线是1，绿线是0，都属于正常信号，红线才是错误）。

如果以上全部满足，基本可以截图写报告了。报告里建议把你使用的寻址模式（PC加1简化字寻址）写清楚，把每条指令的控制信号真值表贴出来，把ALU子电路和控制器子电路也截图放进去。

6. 8指令跑通之后的扩展方向：从单周期到更多可能

6.1 从8条到16条：控制器加行，数据通路基本不动

课设做完8条只是开始，很多老师会在答辩时问“如果让你扩展到16条指令，你改哪里”。实际上，扩展指令集的核心流程是固定的：先确定新增指令的格式和功能，看它会用到现有数据通路的哪些部件，再在控制器真值表里加行，必要时增加ALU的运算类型。

比如加addi（立即数加法），它的格式是I型，操作数来自rs和16位立即数，结果写回rt。数据通路几乎不用改，因为lw/sw已经验证了立即数符号扩展和ALU输入选择的通路，你只需要在控制器真值表里加一行，把ALUSrc置1、RegDst置0、RegWrite置1、ALUOp设为R型加法同样的编码即可。再加slt（小于置位）的话，需要在ALU里新增一个比较输出，通常做法是用减法的高位来判断大小关系。加sll（逻辑左移）则需要在ALU里增加一个移位器。每加一条指令，你先回答三个问题：它是什么格式？它会走数据通路的哪条路？它需要哪些控制信号不同于现有指令？想清楚这三个问题，扩展就只是体力活。

下表是一个简单的扩展路径参考：

6.2 单周期到多周期、流水线：一个思维模型的三次升级

如果你接下来想挑战多周期CPU或者流水线CPU，单周期里建立的思维模型可以直接复用，但需要做几次认知升级。

单周期模型是“一条指令一个周期”。多周期模型把每条指令拆成若干步骤，每一步用一个时钟周期完成，因此控制器从纯组合逻辑变成一个状态机，这也是你在Logisim里做微程序控制器或硬布线状态机的由来。多周期CPU的核心优势是每条指令只花它实际需要的周期数，而且每个周期里只完成一段操作，时钟频率可以提得更高。你单周期里设计的ALU子电路、寄存器堆、存储器连接方式，几乎可以原封不动迁移到多周期里。

流水线模型则更进一步，让多条指令的不同阶段在时间上重叠，比如第1条指令在执行时，第2条指令已经在译码，第3条指令已经在取指。流水线的难点不再是控制信号真值表，而是冒险处理：数据冒险需要转发（Forwarding）或插入气泡，控制冒险需要分支预测或延迟槽。很多人一上来就做流水线，结果被数据旁路搞得焦头烂额；我的建议是先吃透单周期里“每个阶段的信号是谁提供的、什么时候稳定”，这几乎是理解流水线冲突的全部前置知识。

如果你愿意继续深挖，还可以考虑在单周期基础上加入中断和异常处理、加入更多的存储器层次模拟，或者把ROM/RAM换成更接近真实时序的模型。这些都是很好的扩展方向，但前提是8条指令的单周期你已经能闭着眼画出来。

最后说点个人体会。我当年做这个课设，第一版闷头在Logisim里拉了三天线，越拉越乱；第二版先用纸把每条指令的数据通路和控制信号表画清楚，再用一个下午搭出来，一次点亮。核心差别在于是否先把控制信号的“语义”想明白。你要是现在正卡在某一步，不妨试试把电路全部拆掉，从PC+ROM开始重搭一遍，不要舍不得那些线。没有一条线是白拉的，但也没有一条乱线值得保留。如果做到一半遇到具体问题，把截图和现象整理好来交流，我看到了会尽量把排查过程写清楚。