企业官网建设流程全解析

搞硅光的人，哪个没被“光怎么进芯片”这件事折磨过。你拿着一根标准单模光纤，芯径9微米左右，对着芯片端面一根只有450纳米宽、220纳米高的硅波导，想都不用想，光根本进不去。这就是硅光芯片要专门做耦合器的原因，而边耦合器（edge coupler）就是解决这个问题的核心手段之一。我打算用几篇的篇幅，把硅光芯片边耦合器这件事从头到尾聊透，这篇先讲清楚它到底解决什么问题、主流结构是什么、性能怎么评，以及我自己在流片和测试里踩过的坑。

这篇适合刚接触硅光、准备做光电集成芯片的人，也适合做封装测试的朋友。理解边耦合器，不只是知道“用个倒锥就行”，更重要的是搞明白它背后的光学逻辑：模式失配、绝热演化、折射率匹配，这三件事才是所有结构的出发点。

1. 先把问题讲清楚：光纤和硅波导的“尺寸鸿沟”

1.1 为什么光纤不能直接对准硅波导

很多人第一次接触硅光，会自然而然地想：光纤末端磨个斜面，直接怼到芯片端面不就行了？实验室里确实可以这么干，裸纤对裸波导，运气好能看到光出来，但损耗大得离谱，根本没法用于实际系统。

根本原因在于光纤里的光场和硅波导里的光场“长相差太多”。标准单模光纤在1550纳米波长下，模场直径大约9到10.4微米，而SOI平台上典型的单模硅波导是220纳米厚、450到500纳米宽，模场面积大概只有0.1到0.3平方微米。光纤的模场面积比硅波导大了差不多两个数量级。当两个波导直接对接时，耦合效率由两者模式场分布的重叠积分决定，模场差这么多，重叠积分小得可怜。

粗略估算一下，如果完全直接耦合，损耗随随便便就在30到40分贝以上，也就是说你打进光纤1毫瓦光，能从硅波导里出来的只有零点几微瓦。这和没耦合进去没什么区别。所以边耦合器的第一个使命，就是把硅波导表面那一层“极小的光斑”慢慢放大，放大到跟光纤模场差不多的尺寸，让两者能“和平握手”。

1.2 边耦合和光栅耦合：两条互补路线

硅光芯片的耦合方案基本分两大类：边耦合和光栅耦合。边耦合器是在芯片端面进行耦合，光从芯片侧面进出；光栅耦合器则是在芯片表面刻蚀光栅，光从垂直方向或近似垂直方向耦合进芯片。

两者各有适用场景。光栅耦合器的优势是可以在晶圆上任意位置测试，不需要解理芯片端面，尤其适合晶圆级探针测试，而且对光纤位置容差相对宽松。缺点是带宽相对窄，偏振敏感，一般只对单一偏振态有较高效率，要同时支持TE和TM两种偏振会很麻烦。还有一点，光栅耦合器的耦合效率做很高很难，要做到每端面0.5分贝损耗以下属于非常困难的事情。

边耦合器则是“宽带、偏振无关”路线的典型代表。因为它的工作依赖的是模式匹配和绝热渐变，而不是谐振效应，所以带宽可以做得非常宽，从O波段到C波段甚至L波段都能工作。偏振方面，通过对称设计，可以让TE和TM的耦合效率几乎一致。这两点对于WDM系统、相干通信、传感系统非常关键。代价就是必须在芯片端面做高质量的耦合界面，对端面抛光质量、镀膜、光纤对准精度要求很高。

从我自己的经验看，如果是做实验室里的功能验证，光栅耦合器确实方便；但如果做产品化、做光纤封装、做需要长期稳定工作的模块，边耦合器是绕不开的。

1.3 边耦合器到底用在哪些场景

边耦合器最常见的应用场景，第一是硅光收发模块。数据中心里的光模块、相干模块，基本上都是通过边耦合方式跟光纤阵列（FAU）耦合，一个芯片上可以做多个通道，对应多根光纤，一次性对准压合。第二是硅光传感器。比如FMCW激光雷达、生物传感、气体传感，这类系统对损耗和噪声很敏感，边耦合的低损耗宽带特性有优势。第三是片上光互连研究，芯片跟芯片、板卡跟板卡之间的光互联，往往需要大带宽、多波长、偏振分集，边耦合器是基础元件。

如果你是做工艺开发的，可能还会关心另一种“耦合”场景——光从硅波导耦合到氮化硅波导或者聚合物波导这种异质集成层级。这里用的其实也是边耦合器的设计思路，只是设计目标是两种片上波导的模式匹配，也值得参考。

2. 边耦合器工作原理：一场有预谋的模式匹配

2.1 从模式失配到模式匹配：思路转变

解决“尺寸鸿沟”最常见、最成功的思路，不是强行把光纤的光斑压小，而是把硅波导的光斑放大。这就是所谓“模式转换器”（spot size converter）或者“模式匹配层”的概念。

你想象一下：一个刚出生的光斑，原本被关在220纳米厚的小盒子里，如果你慢慢把“盒子”变宽变大，光斑也会跟着慢慢舒展开来。只要这个过程足够缓慢，光在传播过程中就不会感到“突兀”，能量不会向辐射模或者高次模泄漏，这就是绝热模式演化。反过来，如果尺寸变化太剧烈，光场来不及适应，就会出现明显的模式转换和散射损耗。

所以边耦合器的核心设计，本质上就是一个“如何让光斑在尽可能短的尺寸内、以尽可能低的损耗、从硅波导的小模场变成大模场”的优化问题。难点在于尺寸不能太长（否则芯片面积浪费），又不能太短（否则绝热条件不满足，损耗变大）。

2.2 倒锥结构：把硅波导“削尖”

目前工业界最主流、最经典的边耦合器结构就是倒锥（inverted taper）。名字叫“倒”，是因为它和普通锥形波导的宽窄方向是反的：光从窄端进入，从宽端出来。

具体来说，在芯片端面附近，把硅波导的宽度从450纳米左右逐渐缩小到80到120纳米，形成一个锥形。锥形外面包围着折射率更低的包层材料，比如二氧化硅或者聚合物。因为硅波导在很窄的时候，对光的束缚力非常弱，光场会大量泄漏到外面的包层里，等效模场直径就变大了。当锥形慢慢变宽到几百纳米时，光场又被逐渐收回硅波导里。结果就是：在端面位置，光斑很大，接近光纤模场；在硅波导一侧，光斑又恢复到正常单模尺寸。

一个关键参数是锥形长度。太短，绝热条件不满足，会有模式泄漏；太长，芯片面积浪费。典型设计在150到400微米左右，具体取决于锥尖宽度、包层材料和目标模场尺寸。比如在二氧化硅包层下，锥长300微米左右，可以实现从200纳米宽到450纳米宽的低损耗演变；而在氮化硅辅助结构中，因为折射率匹配更好，锥长可以压缩到100微米以内。

2.3 绝热渐变条件：慢一点才不损耗

“绝热”这个词听起来玄，其实很好理解。好比你把一根面条用力拉长，如果拉得太快，面会断；如果慢慢拉，面就能保持连续。光在波导里传播也是一样，波导截面尺寸的局部变化率不能太快，否则光场的“形状”来不及变化，就会往其他模式里漏。

工程上有个粗略的判断标准：锥形结构的局部拍长要远大于尺寸变化引起的模式耦合长度。更实际的做法，是仿真时在不同锥长下扫参，看特定波长下的损耗曲线。一般你会看到这样的趋势：锥长从0增加到100微米时损耗快速下降，到200到300微米后基本饱和，再增加长度收益不大。很多人第一次仿真倒锥，总觉得锥长越长越好，实际不是，要根据允许的芯片面积和损耗指标做权衡。

另外要提醒的是，绝热条件在TE和TM两种偏振态下会有差异。因为TE模和TM模在窄硅波导里的束缚强度、模场扩展速度不同，设计时要分别检查两种偏振的损耗。这也是为什么很多倒锥结构看起来是左右对称、上下不做特殊处理，就是为了让两种偏振的模场都能被很好地引导。

2.4 折射率匹配层：为什么光斑放大还不够

倒锥结构能让光斑放大，但放大后的光斑模场分布和光纤的模场分布未必完全重合。这里还有一层匹配问题：光纤的折射率分布跟硅波导周围包层的折射率分布差异很大。

标准单模光纤的纤芯折射率约1.468，包层约1.444，相差大约1.6%。而硅波导放在二氧化硅包层里（折射率1.444），等效光斑在包层里传播时，和光纤纤芯的折射率差异很大，会带来折射率失配损失。所以很多高级的倒锥结构会在锥形区上方再叠一层折射率更高的材料，比如氮化硅（折射率约2.0）或者聚合物材料，这层材料本身也做成锥形，把光场“接”过来并引导到光纤纤芯的尺寸范围。

这就是为什么你会看到很多论文里的边耦合器不是一个倒锥，而是“硅锥+SiN锥+聚合物/上包层”这种多层结构。每一层的职责不同：硅锥负责跟片上单模波导对接，SiN锥负责把模场做大并抬升到合适的位置，聚合物层则负责跟光纤界面的折射率匹配。

3. 主流结构与工艺路线：从实验室到量产

3.1 经典倒锥：最简单、最可靠

经典倒锥就是前面说的那种单纯缩小硅波导宽度、外层用二氧化硅包层的结构。优点是工艺简单，只需要在标准SOI工艺里增加一层刻蚀，不需要额外沉积材料。缺点是耦合效率上限有限，通常在每端面1到2分贝之间，而且最佳模场位置往往偏低（因为硅波导本身贴着BOX层），光纤对准时需要微微向下偏，对准容差不大。

这种结构在早期实验室验证和PDK里非常常见。我刚开始做硅光耦合测试时用的就是一个90纳米锥尖、300微米锥长的经典倒锥，配透镜光纤耦合，测下来每端面损耗大概1.5到2分贝，对于功能验证来说完全够用。它的最大价值是“让人先跑通链路”，不至于一上来就被耦合问题劝退。

3.2 氮化硅（SiN）辅助双层结构

当你需要更低损耗、更好模场匹配时，就要请出氮化硅了。氮化硅辅助边耦合器的做法是：在硅波导上方再沉积一层氮化硅波导，氮化硅层在端面附近很宽（比如2到4微米），往硅波导方向逐渐收窄，形成一个锥形，把光从SiN锥耦合到硅锥。因为SiN的折射率比SiO₂高、比Si低，所以光场可以在这层里形成尺寸相对较大的模斑，然后再通过SiN和硅之间的模式耦合把光导入硅波导。

这种结构有两大优势。第一，SiN锥的模斑可以设计成与光纤模场高度匹配，耦合到标准单模光纤的损耗可以做到每端面0.5分贝以下。第二，SiN层本身可以作为波导使用，这就在硅光芯片上多了个无源传输层，可以做模斑转换和路由。很多量子光子芯片也用SiN辅助结构，因为SiN的低损耗特性能减少光子传输损耗。

工艺上要注意的是SiN与硅之间的刻蚀选择比、膜厚均匀性以及热预算问题。氮化硅沉积方法（PECVD、LPCVD）不同，膜的应力、氢含量和折射率也不同，会影响后续耦合性能。一般来说，流片平台如果提供SiN层，PDK里会给出推荐的边长和锥参数，直接用就行；如果要自己绘制，一定要跟代工厂确认SiN的高度和刻蚀深度。

3.3 双尖锥与多尖锥结构

双尖锥，也叫double tip，本质上是在单个倒锥的基础上，在两侧再各加一个锥尖。它的作用有点像是“分段接力”：主锥负责传输光，两个副锥负责进一步扩大模场、平滑折射率分布。

这个结构在垂直方向上的效果更明显。因为硅波导本身就是220纳米厚，如果只靠平面内的锥形变化，垂直方向上的模场扩展很有限，光纤模场是圆形的，所以模斑会在垂直方向被压扁，造成耦合效率受限。双尖锥通过在三明治结构中同时引入多个硅尖，增加垂直方向的有效折射率渐变层数，让光斑在垂直方向也能平滑扩展。

多尖锥在TE、TM偏振下的对称性更好，但也带来工艺难度的提升——光刻时要能在同一个端面附近做出多个尖锐细长的硅尖，锥尖CD控制不好就会直接劣化性能。因此这种结构多见于高校课题组和高端研究平台，量产PDK里不算主流。

3.4 亚波长光栅边缘耦合器

亚波长光栅边缘耦合器（subwavelength grating edge coupler）是近几年比较热门的技术路线。它的思路是：在波导两侧做周期性排列的亚波长刻蚀结构，周期远小于波长，等效折射率介于硅和二氧化硅之间，可以通过设计占空比来调节局部等效折射率，从而精确匹配光纤模场的折射率分布。

这相当于把“折射率匹配层”用光刻的方式直接做进了硅层里，而不是额外沉积材料。优点是无需氮化硅、无需聚合物，可以在普通SOI工艺上单独实现；缺点是设计自由度大、仿真要求高，而且对工艺精度和刻蚀深度的要求非常苛刻。一旦实际刻蚀的侧壁角度、深度和设计值偏差，等效折射率就会偏，耦合效率会明显下降。

目前在很多先进MPW平台上，亚波长光栅边耦合器已经作为可选器件进入PDK，效率大约在每端面1分贝左右。如果你流片时想尝鲜，建议先做多种变异体（不同周期、不同占空比、不同长度）一起流片，不要只赌单一设计。

3.5 不同结构的横向对比

选型时我的判断标准很简单：如果追求一次性成功和稳定良率，选经典倒锥或SiN辅助；如果在意极致损耗和模场质量，选SiN辅助；如果工艺受限、不允许额外介质层，就试试亚波长光栅。多数情况下，SiN辅助结构是性价比最高的。

4. 关键性能指标与评测方法

4.1 耦合效率与插入损耗：别只看一个数字

耦合效率的英文是coupling efficiency，通常用百分数表示，工程里更常用插入损耗（dB）来表达。但这里面有个容易被新手混淆的点：插入损耗是光纤到光纤的差值，还是单端口的耦合损耗？

常见的测试方法是拿两个完全相同的边耦合器，用一根光纤把光耦合进芯片，再从另一个边耦合器耦合出来，测“入纤功率/出纤功率”得到总的插入损耗，然后除以2，近似得到单端损耗。这个做法成立的前提是两个边耦合器性能一致，但有系统误差，比如芯片本身的波导传输损耗、端面不一致等，会混在结果里。更严谨的做法是用cut-back法，做不同长度的波导，拟合出波导传输损耗，再从总损耗里扣除。

我之前遇到过一个情况：同一块芯片上相邻两个相同结构，测出来的单端损耗差0.5分贝。排查半天发现是两个端面在解理时的崩边大小不一样，导致模场被破坏。所以测试数据一定要多看几个维度，不能只看一个数字就下结论。

4.2 带宽：边耦合器的天然优势

边耦合器是宽带器件，因为它的工作机制不是谐振而是模式渐变。对经典倒锥和SiN辅助结构来说，从1260纳米到1625纳米（O到U波段）范围内，损耗波动通常在0.5分贝以内。相比之下，光栅耦合器3分贝带宽一般也就40到60纳米。

这个优势在做波分复用系统时特别重要。8波长、16波长的CWDM系统，波长范围可能跨越80到160纳米，光栅耦合器根本扛不住，边耦合器随便用。所以在数据中心光模块里，你能看到的耦合方式几乎全是边耦合。

需要提醒的是，带宽测试时要小心偏振的影响。如果边耦合器不是完全对称设计，长波段和短波段的偏振漂移可能会不同。测试时至少要在C波段中心、边缘波长分别测一次TE和TM，确认偏振相关损耗在可接受范围内。

4.3 偏振相关损耗（PDL）

偏振相关损耗指的是TE和TM两种偏振状态下插入损耗的差异，用绝对值表示，越小越好。对于不带偏振控制的光模块来说，输入光的偏振态是随机的，PDL大会导致系统性能不稳定。

经典倒锥如果设计对称，PDL一般能做到0.2分贝以内。SiN辅助结构因为额外增加了介质层，上下方向的不对称性增加，PDL控制要稍微费点心思。通常情况下，只要锥形槽宽和模场位置对称，PDL都不是大问题。

测试PDL的标准方法是用偏振控制器或者偏振扰偏器，在高速情况下快速遍历邦加球上的所有偏振态，用功率计记录最大和最小损耗。如果发现PDL异常，最常见的怀疑点是端面附近有没有不对称缺陷，比如单侧崩边、光刻畸形或者包层裂缝。

4.4 对准容差：量产良率的分水岭

对准容差是边耦合器最容易被人忽略、却最影响量产的技术参数。它指的是光纤相对芯片端面偏移一定距离后，耦合损耗恶化到预设上限（比如1分贝）时的最大偏移范围。横向（水平方向）1分贝容差通常在±1.5到±2微米，纵向（垂直方向）容差略小，大概在±1到±1.5微米。

别小看这个参数。有源对准（active alignment）用六维调整架可以精确到亚微米，但每颗芯片都要调，速度慢、成本高。无源对准（passive alignment）靠V槽和结构件定位，精度一般在±1微米左右，如果边耦合器容差不够大，无源对准就压不住良率。很多封装团队在选型时会更看重容差而不是绝对损耗，因为损耗高0.3分贝可以靠模块里光功率预算挪一挪，容差不够却直接决定能不能大规模产线装配。

测试容差的方法很简单：手动或电动平台控制光纤移动，记录损耗随偏移量的变化曲线。要注意的是，横向容差和纵向容差不总是对称的，尤其对于模场偏下或偏上的结构，纵向容差曲线会有明显偏移。如果你在做封装，建议在结构定稿前就向设计团队要一份完整的容差曲线数据。

4.5 回波损耗与端面工艺

回波损耗（return loss）是衡量“有多少光被反射回光源”的指标。边耦合器的端面如果直接暴露在空气中，硅反射率高达31%，也就是接近负5分贝的回波损耗，这对激光器稳定性是灾难性的。所以在封装时，端面必须镀增透膜，将反射率压到0.1%以下，对应回波损耗大于30分贝；高端应用要求回波损耗大于40分贝。

增透膜设计要考虑耦合光束的入射角度。垂直入射的简单单层增透膜就能把反射压到很低；但如果端面有斜面或者模场有倾角，膜层设计会更复杂。镀膜之后还要关注膜层应力会不会改变波导端面的微小形貌，这些看不见的细节都会影响最终耦合效果。

解理和抛光工艺也直接影响回波损耗。解理面如果出现微崩裂或者台阶，即便镀膜也救不回来，因为散射损耗和反射都会增大。我见过最快的翻车场景就是端面崩了个小角，测试数据整体推高0.6分贝，最后重新解理才恢复。

5. 测试平台搭建与实测流程

5.1 一套最小可用的耦合测试装置

如果你在实验室要从零搭一套边耦合器测试平台，核心设备清单大致是：一个可调谐激光器或宽带光源，一个偏振控制器，一个高精度六维调整架（至少两套，用于入射和出射光纤），一个光功率计，一套显微成像系统（CCD加显微镜筒，用于观察端面与光纤的相对位置）。

我建议新手从透镜光纤加六维调整架开始。透镜光纤末端有个微球透镜，可以把出射光汇聚到几个微米的光斑，比平头裸纤更容易跟边耦合器对接。光源用1550纳米的DFB激光器就够基础测试了，要测带宽再换成可调谐光源。

搭建时要特别注意整个光路的高度一致性。光纤探头高度、芯片高度、物镜高度，尽量处在同一水平面上。每次换光纤都要重新校高度，不然很容易出现“怎么调整都耦合不上”的窘境，其实是高度差了上百微米。

5.2 数据怎么测才靠谱

正式测量前，先做端面清理。边耦合器端面很娇气，裸纤调试时最容易把灰带到端面上，我习惯先在显微镜下检查端面，再用无尘布蘸异丙醇轻轻清洁，或者用压缩气吹掉浮尘。灰尘和颗粒物会让损耗跳动，数据根本没法重复。

测量流程上，建议按固定步骤来，不然数据一多就乱。先“粗对准”：通过显微镜把光纤送到芯片端面附近约10微米处，观察是否有光功率跳变。再“细对准”：顺序扫描横向、纵向、角度，找到最大功率点。最后“记录参数”：功率、偏振态、波长、光纤位置坐标，一并记录下来。

重复性验证特别重要。同一对结构，至少测三遍，每次重新拆装光纤后重复测试。如果三次结果标准差大于0.2分贝，说明系统不稳定，先排查机械漂移和空气流动干扰，再怀疑器件本身。

5.3 我踩过的实测坑

第一个坑是光纤端面与芯片端面“贴太紧”。很多人以为离得越近耦合效率越高，其实对边耦合器来说，最佳距离通常不是0，而是微米级别的间隙。贴太紧反而会因为菲涅尔反射光的干涉效应造成损耗波动，如果端面镀膜没做，波动甚至能到0.5分贝以上。测试时用逐渐逼近法找最佳距离，而不是一上来就贴死。

第二个坑是偏振控制器的初始状态没校准。有些偏振控制器是基于波片旋转原理，如果不知道当前输出偏振到底是什么，测出来的损耗可能是TE和TM的任意混合。我开始测试时就吃过这个亏，测了一个下午的数据全是乱的。后来养成了习惯，先在芯片上放一条已知偏振响应的直波导校准偏振控制器，再开始正式测量。

第三个坑是对准后的机械漂移。六维调整架这东西，找好最佳位置之后你别太得意，等个一两分钟再确认一次功率，经常发现功率缓慢往下掉，因为机械结构的应力释放和热漂移需要时间。所有正式测试前，都要在最佳点稳定至少5分钟，才记录数据。

6. 选型思路与系列预告

6.1 不同应用场景的选型建议

做高精度模斑转换、追求每端面0.5分贝以下极限损耗的，直接奔着SiN辅助双层结构去，仿真时把SiN锥的宽度、厚度和重叠长度当作核心变量扫一遍。做分立器件验证、追求快速流片拿结果的，经典倒锥就够了，省心省力，工艺异常排查也简单。做大批量封装、关注无源对准良率的，一定要向设计团队问清楚横向和纵向的1分贝容差，别只看损耗。做特殊波段比如2微米波段的，要考虑上包层材料的吸收边和折射率色散，经典倒锥的材料体系未必还适用。

还有一点，流片时建议同一次流片里放多个变体。我通常的做法是：主设计放一款自己最看好的结构，同时放4到6个变异体，比如不同锥长、不同锥尖宽度、不同端面刻蚀深度。多花的那点芯片面积，换回来的是实测数据和设计迭代的宝贵信息，这钱花得值。

6.2 下一篇预告

这一篇把边耦合器的基本问题、工作原理、结构路线和评测方法讲完了，算是整个系列的基础框架。下一篇我会重点写封装相关的实操，从透镜光纤、光纤阵列（FAU）到镀膜、V槽无源对准，把损耗仿真和产线工艺之间的差距摊开来聊。那部分内容更多来自我实际封装打样时遇到的坑，希望能帮读者在正式做封装之前就避开一些不可逆的错误。

搞耦合这件事，本质上是跟光斑尺寸做斗争。不管结构名字多花哨，回归到“模式匹配+绝热演化”这两个基本逻辑，所有的设计决策都会变得清晰很多。希望这篇综述能让你在打开PDK文档或者跟代工厂沟通时，少一点迷茫，多一点底气。