企业官网建设流程全解析

存储器与CPU的连接，这个标题在计算机组成原理课程里出现时，通常伴随着一片哀嚎。我在刚开始接触的时候也完全摸不着头脑，教材上画了一堆引脚、信号线、译码器，看起来像一张密密麻麻的电路图，根本不知道从哪里看起。后来教这门课带过几届学生，发现大家的困惑点其实高度一致：不是某个单独的概念难，而是地址线、数据线、控制线、片选、译码、时序这些东西全部搅在一起，大脑一下子处理不过来。

这篇内容就是把这些线一条一条拆开，讲清楚每根线到底负责什么、为什么必须这么接、计算地址范围时脑子里应该想什么。整个流程走通之后你会发现，存储器与CPU的连接本质上就是一个"对号入座"的过程，地址线解决"选哪个单元"，数据线解决"数据从哪进哪出"，控制线解决"什么时候干活"，片选译码解决"到底选哪块芯片"。把这四件事分开想，再难的接线题也能画出清清楚楚的电路图。而且这套思路不挑具体芯片型号，不管你是做单片机扩展、还是自己动手设计简易CPU，底层逻辑完全通用。

1. 为什么很多人卡在这一节：三件事搅在一起

很多初学者翻开教材，第一眼看到的就是一片引脚图，CPU有一堆引脚，存储器芯片也有一堆引脚，然后教材告诉你"把它们连起来"。问题就出在这个"连起来"上——到底哪根跟哪根连？为什么有些线要经过译码器？为什么不能全部直接对接？

1.1 从"存储器芯片"到"内存系统"中间还隔着一层东西

先说一个最容易被忽略的事实：CPU面对的从来不是某一颗具体的存储芯片，而是一个逻辑上的"内存空间"。这个空间有多大，取决于CPU地址线的根数。比如地址线有16根（A15~A0），那么它能访问的地址范围就是2的16次方，也就是64KB，地址从0000H到FFFFH。这个64KB的空间可以由一颗64KB的芯片来填满，也可以由8颗8KB的芯片拼出来，甚至可以在里面同时放RAM和ROM。CPU不关心底层有几颗芯片，它只知道自己往某个地址发数据、或者从某个地址取数据。

但物理世界没有这么抽象。一颗SRAM芯片，比如经典的6264，容量是8K×8位，它有13根地址线（A12~A0）、8根数据线（D7~D0）、还有片选（CS）、输出使能（OE）、写使能（WE）这些控制脚。问题来了：CPU有16根地址线，芯片只有13根，剩下的3根哪去了？答案就是——剩下的3根地址线通过译码器决定"哪一颗芯片被激活"。这就是存储器和CPU连接中第一道必须跨过去的坎：连接不仅是物理上的导线对接，还包含地址空间的分配逻辑。

1.2 地址、数据、控制三组线各管一摊，别混在一起

我不止一次见到有学生把地址线和数据线接反，或者搞不清片选和输出使能的区别。这里用最直白的方式区分：

• 地址线是CPU单向发出的，用来告诉存储芯片"我要操作哪个单元"。
• 数据线是双向的，CPU向存储器写数据时数据从CPU流向芯片，CPU读数据时数据从芯片流向CPU。
• 控制线是一组"指挥信号"，其中写使能（WE）决定是读还是写，输出使能（OE）决定芯片的数据引脚是否向总线输出数据，片选（CS）决定这颗芯片是否被选中参与工作。

理解这三组线的分工之后，再看连接就轻松了：地址线按位对接，数据线按位对接，控制线根据具体信号含义对接。目录式地一条一条理，而不是对着整张图发呆。

1.3 为什么不能所有芯片的CS都直接接地

还有一类典型错误是：既然每颗芯片内部已经有地址译码了，那把CS直接接地让芯片永远处于选中状态，不就能省掉外部译码器了吗？这个想法在只有一颗芯片时成立，芯片内部确实会对地址线译码，选中某个存储单元。但只要系统里有两颗或更多芯片，问题就来了：所有芯片都处于选中状态时，它们的数据引脚会同时向数据总线输出或写入数据，总线冲突直接导致数据混乱，甚至可能烧毁芯片引脚。

所以CS信号必须由外部电路根据高位地址线产生，保证任何一个时刻只有一颗芯片被激活。这颗芯片内部的译码器负责选中具体的单元，外部译码电路负责选中具体的芯片。打个比方：内部译码是在一本书里翻到第几页，外部译码是从书架上拿哪一本书。两层译码各管各的事，缺一不可。

2. 动手接线前必须搞懂：位扩展与字扩展

扩展这个词听起来高大上，但其实就一句话：当一颗芯片不够用的时候，怎么用多颗芯片拼出你想要的结果。不够用分两种情况——数据位不够宽，或者存储单元数量不够多。对应地就有位扩展和字扩展。这块是后面计算地址、设计片选电路的基础，很多人接线失误，实际上是在扩展概念上就没扭清楚。

2.1 位扩展：把窄芯片拼成宽总线

位扩展解决的是数据宽度不够的问题。举个例子，CPU的数据总线是8位，但现在手头只有一颗存储芯片，数据引脚只有1位，也就是1K×1位的芯片。这时候要用8颗这样的芯片并排接，每颗芯片负责数据总线中的一位。

接线方式非常规整：8颗芯片的地址线全部并联在一起，控制线也全部并联在一起，唯独数据线各接各的——第一颗接D0，第二颗接D1，依此类推。因为所有芯片共享同一份地址，CPU发出一个地址后，8颗芯片同时被选中，各自输出自己那一位数据，拼起来就是一个完整的8位字节。

这里有一个关键点，位扩展时所有芯片的CS信号是接在一起的，因为访问每一个地址都需要所有芯片同时参与。如果CS不接在一起，可能某一位数据缺失，读出来的数据永远是错的。我在调试的时候碰到过这种诡异现象：程序能跑但结果偶尔不对，最后发现就是有一颗芯片的CS脚虚焊了。

2.2 字扩展：把小编号芯片拼成大容量

字扩展解决的是容量不够的问题。比如CPU寻址空间是64KB，我手里全是一颗8KB的芯片，那需要8颗才能凑齐64KB。这种情况下地址线还是A12~A0接芯片，数据线和控制线并联，但CS不能并联了——高位的3根地址线（A15~A13）要通过译码器产生8个片选信号，根据不同的地址区间激活不同的芯片。

用数值来感受一下：A15~A13是000时，选中第一颗芯片，地址范围0000H~1FFFH；A15~A13是001时，选中第二颗芯片，地址范围2000H~3FFFH。每一颗芯片负责8KB的连续空间，8颗合起来就把64KB完整覆盖。这就像把8个抽屉拼成一个大柜子，每个抽屉编号一段区域，你要取东西的时候，先看编号找到抽屉，再看抽屉里的标签找到物品。

2.3 怎么判断当前该做哪种扩展

实际操作中最容易混淆的问题是：什么时候用位扩展，什么时候用字扩展？判断标准很简单，看你缺的是"宽度"还是"深度"。

• 如果目标是把数据位从1位变成8位，用位扩展，做法是地址线并联、数据线分开。
• 如果目标是把容量从8KB变成64KB，用字扩展，做法是数据线并联、片选信号分开。
• 如果既缺宽度又缺深度，比如用1K×1位的芯片组成8K×8位的存储器，那就先做位扩展组成8K×8位，再做字扩展扩展容量。这个概念在后面做完整系统设计时经常会用到。

3. 片选译码才是真正的重难点

如果存储器与CPU连接有90%的难点集中在一个地方，那一定是片选译码。数据线和地址线的连接几乎是机械操作，看一眼引脚定义就能接对，但片选信号的产生需要你理解地址空间的划分，并且会做逻辑推导。很多同学卡住的不是不会接74LS138，而是不知道A15、A14、A13这些高位地址线为什么要进译码器，以及译码器输出的Y0、Y1、Y2到底该怎么连。

3.1 片选信号的本质：高位地址线的"解码结果"

回到那个核心问题：CPU有16根地址线，一颗8KB的芯片只需要13根地址线，剩下A15、A14、A13这三根线没法直接连到芯片上，因为它们要决定"数据整个64KB空间里，当前这次访问落到了哪个8KB区域"。三根线有8种组合（000到111），正好对应8个8KB的地址区间。

所以片选译码的本质，就是把高位的地址线转换成一个"区间命中"信号。A15~A13 = 000时，命中的是0000H到1FFFH这个区间，这时候第一颗芯片的CS应该被激活；A15~A13 = 001时，命中2000H到3FFFH，第二颗芯片的CS激活。这个逻辑用真值表写出来一目了然，而74LS138这样的3-8译码器就是专门干这事的。

3.2 74LS138的引脚与用法

74LS138是教科书里最常出现的译码器，也是实际项目里最常用的芯片之一。它有3个地址输入端C、B、A（注意这里C是最高位）、8个低电平有效的输出端Y0~Y7、还有3个使能端G1、G2A、G2B。使能端的逻辑是：G1接高电平，G2A和G2B接低电平时，芯片才正常工作。

用74LS138连接CPU和存储器时，通常这样安排：

• C、B、A分别接高位地址线，决定了输出哪一个Y。
• G1接高电平（+5V），G2A和G2B接控制信号，比如存储器的读/写控制相关的选通信号，或者直接接地表示永远使能。
• Y0~Y7接到各存储芯片的CS端，哪个Y变低电平，哪颗芯片就被选中。

接法不唯一，要根据CPU的具体控制信号来设计。这也是为什么不同教材习题答案长得不一样——不是谁对谁错，而是使能端的接法不同，导致地址划分方案不同。

3.3 线选法、部分译码、全译码的取舍

译码方案并不是只有"全部地址线进译码器"这一种。根据参与译码的地址线数量，可以分成三种做法，它们的复杂度和地址空间利用率各有不同。这一步理解透了，后面自己做设计时才能灵活选择。

• 线选法：直接用一根高位地址线当片选，不用译码器。优点是电路极其简单，缺点是地址空间不连续、可扩展性差，而且会有地址重叠区域。比如用A15做片选，A15=0时选中第一颗芯片，A15=1时选中第二颗，但A14~A13这些线没参与，结果第二颗芯片既可能出现在4000H也可能出现在6000H——同一个物理单元对应多个地址。
• 部分译码：只有部分高位地址线参与译码，剩下几根高位地址线不参与。优点是译码电路比全译码简单，但同样存在地址重叠。
• 全译码：所有未接芯片的高位地址线全部参与译码，每个芯片只在唯一的一段地址区间内可见。优点是地址空间连续、不重叠、利用率高；缺点是电路稍复杂。做正经设计时，全译码是首选。

三种方式用一张表来对照就非常清楚：

很多初学阶段犯迷糊，是因为不知道线选法和部分译码会带来地址重叠。地址重叠的危害在于，如果程序不小心访问了重叠区间的某个地址，触发的还是同一颗芯片，这本身不会出错；但如果你后续想在这个"空闲"区域再扩展其他设备，就会发现地址空间被占用，操作会产生冲突。所以在设计阶段就尽量用全译码，省得后面给自己挖坑。

3.4 地址范围的计算方法：从芯片容量反推

计算地址范围是整个连接设计中必须过关的基本功。方法固定，熟悉之后就是一套流程。首先确认芯片容量，换算成2的多少次方字节。8KB是2的13次方字节，那么芯片内部需要13根地址线。假设CPU有16根地址线，那就有16减13等于3根地址线余出来用于片选。从这里开始分两种情况：

情况一：片选信号由固定地址线译码产生。比如A15、A14、A13通过74LS138译码，Y0接芯片CS。那么Y0对应的A15~A13是000，A12到A0从全0变到全1，芯片的地址范围就是0000H~1FFFH。计算时把A15~A13固定成000，A12~A0写全0得到起始地址，写全1得到结束地址，转成十六进制就是答案。

情况二：片选信号由某根地址线直接连接（线选法）。比如A15接CS，那么A15=0时选中芯片。但A14、A13没有参与片选译码，它们任意变化都不影响芯片的选中状态。所以这颗芯片的地址范围不是一段，而是多段交错的区间。这时候就要把所有可能的A14、A13组合都写出来，得到多个地址范围。这也是我前面说线选法会地址重叠的原因。

做这类计算时有个小技巧：不要一上来就转十六进制，先按照二进制把"固定位"和"可变位"分开，固定位就是参与译码的地址线，可变位就是芯片内部地址线。固定位写出来，可变位全0是起始地址，全1是结束地址，然后整体转成十六进制，计算速度会快很多，也不容易出错。

4. 完整走一遍：8位CPU接2片RAM和1片ROM

前面把每个概念单独拆开讲清楚了，这一节把它们组装起来，走一遍完整的连接过程。我选的例子比较经典，也特别适合练习：一个8位CPU，地址总线16位（A15~A0），数据总线8位（D7~D0），控制信号有读信号RD、写信号WR。需要连接2片8K×8位的SRAM（6264）和1片8K×8位的EPROM（2764），要求ROM放在地址最低的8KB区域，地址从0000H开始，RAM紧接着ROM排列，地址空间连续。

4.1 先做地址分配表

设计存储器连接的第一步永远是先排地址空间，而不是先拿电烙铁。16位地址线总共能寻址64KB，具体分配如下：

剩余从6000H到FFFFH的40KB地址空间暂时空闲，留作后续扩展。这种"ROM放低端"的排法在真实系统里很常见，因为CPU上电复位后的第一条指令地址通常指向最低地址区，那里必须是非易失的ROM。

4.2 地址线和数据线的连接

这一步非常机械，但也是检查时最容易眼花的环节。先看地址线：6264和2764的数据容量都是8KB，内部地址线13根，对应CPU的A12~A0。连接时逐根对接，A0接芯片的A0，A1接芯片的A1，一直到A12接芯片的A12。这里有个新手容易犯的错误：把CPU的A0接到芯片的A1，导致地址错位，所有访问都翻了倍。这种错误非常难以排查，因为程序不是完全不能跑，而是行为诡异，读写到的都是错误地址。

数据线这边更简单：D7~D0对应接到芯片的D7~D0。注意所有芯片的数据线都是并联到CPU的数据总线上，靠片选来隔离。如果哪颗芯片的CS没有有效激活，它的数据引脚必须处于高阻态，不然就会干扰其他芯片的数据传输。这也是为什么SRAM芯片的数据引脚本身就是三态输出，CS无效时自动断开。

4.3 控制线的接法：读信号与写信号各奔东西

对于RAM芯片6264，读写都需要支持，所以它的控制引脚包括片选CS、输出使能OE、写使能WE。连接方案是：

• CS接译码器的输出（低电平有效）。
• OE接CPU的读信号RD。
• WE接CPU的写信号WR。

对于ROM芯片2764，只读不写，它没有WE引脚，只有OE引脚。所以OE接CPU的RD，WE的位置空着不接。这点经常被忽略，有的同学出于"统一性"把WR也接到了ROM上，但ROM芯片的数据输出脚只受OE和CS控制，WR接上去没有任何意义，反而可能造成引脚冲突。

一个重要的实用小技巧：如果CPU的读写信号是独立的RD和WR，接法如上；但有些CPU只有一根R/W信号线，高电平表示读、低电平表示写，那就需要把R/W取反后接WE，或者用逻辑门产生读/写使能。不同的CPU控制信号命名不同，接线前一定要查清引脚手册，不要想当然套用别人的接法。

4.4 译码电路的推导过程

这是整个设计中真正需要动脑的部分。三个器件需要三个不同的片选信号，正好用74LS138一次搞定。74LS138的三个输入端C、B、A分别接CPU的A15、A14、A13，那么它的8个输出Y0~Y7分别对应A15~A13从000到111的8种组合。选择：

• Y0接ROM的CS，地址范围就是0000H~1FFFH。
• Y1接RAM1的CS，地址范围2000H~3FFFH。
• Y2接RAM2的CS，地址范围4000H~5FFFH。

使能端的接法需要说明一下。如果这个CPU有存储器访问选通信号MREQ（低电平表示当前访问的是存储器而不是I/O设备），那么G2A和G2B可以一起接MREQ，这样只有在CPU真正访问存储器时译码器才工作；如果CPU没有MREQ，就把G2A和G2B接地，G1接高电平，让译码器始终处于使能状态。后一种做法在纯存储器系统里没有问题，但在有I/O设备共存的系统里一定要区分存储器访问和I/O访问，否则I/O操作会错误地选中存储器芯片。

把整个设计总结成一张完整接线表：

5. 时序配合与那些让人抓狂的连线错误

电路按图接完之后，很多人以为就万事大吉了，一上电却发现数据读出来全错，甚至程序根本跑不起来。这时候问题往往不在"接线对不对"，而在"时序配不配"和"细节有没有踩坑"。这一节把最折磨人的两个问题单独拎出来说透。

5.1 读写时序：为什么接对了线却读不出数据

CPU读存储器时，并不是一瞬间完成的。完整的读周期大概是这样的：CPU先把地址放到地址总线上，等待地址稳定；然后拉低读信号RD；存储芯片收到有效的CS和OE之后，经过一段内部延迟，把对应单元的数据送到数据总线上；CPU在合适的时间点采样数据总线，拿走数据。

这中间芯片有一个关键参数叫存取时间——从CS和OE有效到数据稳定输出所需的时间。如果CPU给存储器的时间窗口比芯片的存取时间还短，CPU采样到的数据就是不稳定的，导致随机性的数据错误。这种问题在低速CPU上不明显，但在高速CPU或者芯片速度较慢时特别致命。解决方法也很经典：在CPU的总线周期里插入等待周期（WAIT），延长对存储器的访问时间。很多单片机教材里讲的"存储器接口需要插入等待状态"，就是这个意思。

我在自己动手做过一次CPU实验板之后，才真正理解为什么教科书上反复强调时序配合。有一次我直接拿一颗快速CPU配了一颗慢速RAM，逻辑分析仪上清清楚楚地看到，CPU在数据还没稳定时就完成了采样，读回来的数据简直是随机数。后来在总线周期里加了一个等待周期，故障立刻消失。

5.2 分时复用总线的锁存处理

还有一类CPU不直接提供专用的地址线，而是采用地址/数据分时复用。最典型的就是8086/8088的AD0~AD15，它们先传地址、后传数据，共用一组引脚。和这种CPU连接存储器时，必须用锁存器（比如74LS373）在地址有效的那个时刻把地址锁存下来，之后数据出现在同一组引脚上时，地址信号已经由锁存器稳定保持住了。

这个锁存处理是整个连接中最容易忽略的一个步骤。很多人对着教材上的8086接线图发呆，不理解为什么地址线上要插一排74LS373。简单说就是：CPU把地址放在AD线上，同时拉高ALE地址锁存使能信号，锁存器捕获这个地址并稳住；随后AD线被数据信号占用，但存储器看到的地址仍然由锁存器输出提供，互不干扰。这样一组引脚才能同时干两件事。

对于8位CPU，如果它内部就是独立地址总线和数据总线，就不用这个处理。但一旦涉及总线分时复用，锁存就是绕不开的关键环节。做实际项目时，先看CPU手册确认地址总线是不是独立出来的，再决定要不要加锁存器。

5.3 我见过的典型接线错误清单

这些年的实验课上，学生在存储器连接上踩过的坑来来回回就那几个。把最常见的列出来，你如果调试遇到奇怪现象，逐条对照检查，大概率能快速定位。

• 片选信号极性接反。6264和2764的CS是低电平有效，如果误接到高电平才有效的译码器输出上，芯片永远不会被选中。检查时先看芯片手册里CS引脚上的小横线，那代表低有效。
• OE和WE接反。OE控制的是"数据能不能从芯片输出"，WE控制的是"数据能不能写入芯片"。接反之后，读操作变成了写操作，数据总线会被RAM的输出驱动和CPU的输出驱动双重驱动，轻则数据错乱，重则烧毁引脚。
• 地址线的低端和高端接反。A0接到芯片的A12，这在视觉上看起来完全对称，不仔细核对引脚标号根本发现不了。我在调试时吃过一次大亏，程序能跑但所有数据都错位，最后用万用表一根一根量才找到。
• 数据总线没有高阻态隔离。前面说过，片选无效时芯片数据脚必须是高阻态。有些芯片（尤其是老款EPROM）如果不小心把CS引脚悬空，它可能处于不定状态，输出脚时而高阻时而输出，会间歇性干扰总线。决不能让任何控制引脚悬空。
• 译码器使能端没接好。74LS138的G2A和G2B低有效、G1高有效，任何一个接错，译码器就罢工，输出全是高电平，没有任何芯片被选中。这个错误特别好排查——所有地址都访问不到就是典型症状。
• 忘记处理高位地址线。在全译码设计里，所有的高位地址线都应该参与译码。如果A15~A13中有一根既没进译码器、又没固定电平，它就会导致同一个芯片出现在多个地址区间，产生地址重叠，后续扩展时很痛苦。

另外还有一个经验之谈：接完线不要急着上电，先用万用表二极管档或蜂鸣档把电源和地先测一遍，排除短路；再对照接线表逐根核验地址线和数据线；最后再上电测试。顺序反过来，烧芯片的概率会大很多。

说到底，存储器与CPU的连接这个知识点，难不是难在需要背多少东西，而是难在第一次面对"多个子问题交叠在一起"的综合设计。把位扩展、字扩展、片选译码、控制信号、时序配合拆成独立的小问题逐个击破，再看谁都不怕的综合题，你自然就能画出那张"看完就会"的电路图了。