企业官网建设流程全解析

电源模块选型时，绝大多数人先盯的是输入范围、输出功率、效率和温升，等板子回来一测，才发现ADC采样发飘、射频底噪抬高、音频里带着啸叫，问题全出在电源噪声上。我做工业采集和射频前端那几年，踩得最多的坑就是"电能用，但噪声过不去"。这篇就聊聊用电源模块降低电源噪声的三种实打实的做法：一是从模块选型和器件本身下手，把噪声源头压住；二是把输入输出滤波网络当成电路去算，而不是随手抓个电容焊上去；三是靠接地、屏蔽、展频这类系统级手段做兜底。不管你是刚画第一块DC-DC电源模块电路设计板的新手，还是天天和28V转5V电源模块打交道的老手，下面这些算例和步骤都能直接拿去抄。

1. 电源噪声的真实来源与模块化降噪思路

1.1 三条主要的噪声传导路径

想降噪，先得搞清楚噪声是怎么从电源跑到负载上去的。开关电源的噪声传播基本就三条路：差模、共模、辐射，混在一起的时候最麻烦，因为你按一条路去治，另一条路上噪声照样跑。

差模噪声走的是输入输出线之间的回路。开关管一开一关，输入回路里就形成一串脉冲电流，这个电流流经输入电容和输入线的寄生电感，在线上产生电压波动。它的频谱就是开关频率及其各次谐波，属于窄带噪声，离基频越近能量越强。测量上，你用示波器看输入电流波形，或者拿电流探头夹住输入线，就能看到这串脉冲。

共模噪声是开关节点的高dv/dt通过MOSFET漏极对散热片、对地的寄生电容耦合出去的。这个位移电流同时灌到输入线和输出线上，两条线一起往上抬，返回路径是大地或者机壳。共模噪声的频率通常比差模更高，因为它由电压边沿的上升时间决定，20ns的上升沿对应的高频分量能到十几兆赫兹以上。判断它最直接的办法，是用电流卡钳同时夹住输入正负两根线，如果测到高频电流，说明共模成分很重。

辐射噪声则是高di/dt环路形成的小天线向外发射的近场磁场。这个环路就是输入电容、开关管、续流二极管（或同步整流管）和地围成的那一圈，面积越大、di/dt越猛，发射越强。它不一定直接进负载，但会耦合到旁边的采样线、时钟线上，绕一圈又回来捣乱。

1.2 用模块替代分立方案，这笔账怎么算

很多人纠结用分立元件搭还是直接买模块。分立方案设计自由，但功率回路的寄生参数特别难控，布线差一点，环路面积翻倍，噪声立刻上天。模块的好处在于厂家已经把功率回路做在多层陶瓷基板上了，环路面积小、寄生电感低，噪声底子天生比手搭的干净一截。尤其是那种带金属屏蔽壳的模块，近场辐射本身就压下去不少。

但也别把模块想得太神。模块内部的环路、开关频率、补偿参数都是固定的，你能动的只有外围电路和工作点。所以降噪的整体思路可以概括成一句话：内功已经定死，外功自己补足。选型阶段尽量挑一个"噪声性格好"的模块，剩下的全靠外围滤波、接地和布局来收拾。

提示：模块的数据手册里，输出纹波通常标的是20MHz带宽下测的mVpp值。这个数只能当参考，实际装到板子上，受布局和负载影响，往往比手册值差2到3倍。评估选型时，一定要自己搭最小系统实测。

2. 方法一：从模块选型和工作点上压住噪声源

2.1 开关频率、拓扑与噪声频谱的对应关系

开关频率$f_{sw}$是所有噪声的基频来源，它决定了两件事：一是滤波器要做多大，二是噪声能量集中在哪个频段。频率越高，同样的衰减量需要的电感和电容越小，体积越省；但代价是开关损耗增加，开关边沿的dv/dt变陡，共模噪声反而更凶。这是一笔必须权衡的账。

一般工业模块常见的开关频率在300kHz到600kHz之间。做小体积、低压差的应用可以往1MHz以上选，但前提是你有把握把共模噪声压住。做高压差、大电流的应用，我一般建议落在400kHz到600kHz这一段，兼顾滤波体积和共模水平。

谐波方面有个规律值得记住。理想方波的频谱包络以-20dB/dec的斜率下降，到频率$1/(\pi t_r)$处（$t_r$是上升时间）开始转折，之后以-40dB/dec的斜率快速滚降。举个例子，上升时间20ns时，转折频率是$1/(\pi \times 20\text{ns}) \approx 15.9\text{MHz}$。这就意味着，20ns边沿的开关管，噪声要到16MHz以上才开始快速衰减，16MHz以下全是硬骨头。想减少高频分量，就得适当放慢开关边沿，或者选带斜率控制（slew rate control）的模块，让$t_r$别太陡。

2.2 28V转5V这类高压差场景的选型清单

28V转5V是航空、工业、车载非常典型的一档需求，压差大是它的特点。压差一大，占空比就低。按理想情况估算，占空比$D = V_{out}/(V_{in}\times \eta)$，取效率$\eta = 0.9$，则$D = 5/(28 \times 0.9) \approx 0.198$。占空比只有两成，意味着输入电流是断续的、峰值很高的脉冲，输入电容和输入线承受的压力比输出侧还大。

这种场景选型，我列几个真正会影响噪声的指标，按重要性排：

这张表里最容易被忽略的是输入纹波电流。很多工程师选输入电容时只看容量，不看纹波电流额定值，结果电容发热、寿命缩短。高压差、大电流下，输入侧的脉冲电流RMS值往往比输出电流还大，这一点后面算例里会具体展开。

另外，28V输入的模块要特别确认输入瞬态耐压。工业现场28V线路上经常有浪涌，选耐压35V以上的模块更踏实。这个跟噪声没直接关系，但选错一次就得重画板。

2.3 工作点微调，把低频噪声掐掉

选完模块，工作点的设置同样影响噪声，尤其是低频段。最常见的坑是轻载打嗝模式（burst mode）。模块在轻载时为了省电，会间歇性地开关，开关包络形成一个几百赫兹到几kHz的低频调制。这个频率正好落在音频和低速采集的带宽里，滤波器根本滤不掉，听起来就是"滋滋"声，测出来就是低频纹波。

解决办法有两个。一是选强制PWM（FCCM）模式的模块，全负载范围内保持连续开关，虽然轻载效率低一点，但噪声频谱干净。二是如果模块只有打嗝模式，就加个假负载，把最小负载抬到打嗝门限以上。假负载的取值要看模块手册给出的门限电流，一般加输出电流的5%到10%就够了，用个小功率电阻或者恒流源都行。

还有个容易忽视的点是多路模块的拍频。如果板上同时有500kHz和510kHz两路开关电源，它们之间会产生10kHz的差频，落在音频带宽里，这个拍频噪声很难滤，因为它不在任何一路的开关频率上。解决办法是让多路模块同步到同一个外部时钟，共享一个时基，拍频自然消失。

3. 方法二：输入输出滤波网络的定量设计与布局

3.1 输入侧滤波，差模和共模要分开处理

输入滤波很多人就加一个大电解电容了事，这远远不够。正确的做法是按频段分层：大容量储能负责低频，中容量陶瓷负责中频，小容量高频电容负责高频，再配合电感构成π型滤波。

先说输入电容的容量和纹波电流。输入脉冲电流的RMS值可以用这个公式估算：

$$\Delta I_{rms} = I_{out} \times \sqrt{D(1-D)}$$

代入28V转5V、输出2A、$D = 0.198$：

$$\Delta I_{rms} = 2 \times \sqrt{0.198 \times 0.802} = 2 \times 0.3985 \approx 0.8\text{A}$$

也就是说，输入电容要承受约0.8A的RMS纹波电流。选电容时额定纹波电流至少留1.5倍余量，也就是要选1.2A以上的，单个不够就并联几个。很多电容爆浆、鼓包，根源就在这里。

容量方面，可以用这个经验公式估算最小输入电容：

$$C_{in} \geq \frac{I_{out} \times D \times (1-D)}{f_{sw} \times \Delta V_{in}}$$

其中$\Delta V_{in}$是允许的输入电压纹波。假设允许100mV，$f_{sw} = 500\text{kHz}$：

$$C_{in} \geq \frac{2 \times 0.198 \times 0.802}{500000 \times 0.1} = \frac{0.3175}{50000} \approx 6.35\mu\text{F}$$

这是理论最小值，实际取3到5倍余量，用22µF到47µF比较稳妥，同时并联100nF和10nF的C0G电容覆盖高频。这里有个关键点：大容量陶瓷电容的自谐振频率不高，22µF的0805封装自谐振点可能只有1MHz出头，超过这个频率它就变成电感了。所以高频段必须靠小电容顶上去，而小电容要尽量靠近模块的输入引脚。

差模滤波用π型结构：输入电容 + 差模电感 + 第二级电容。差模电感一般取1µH到10µH，要选饱和电流足够大的，否则大电流下磁芯饱和，电感量塌陷，滤波失效。

共模滤波则是共模电感加Y电容的组合。共模电感选型要看三个参数：共模阻抗、额定电流、漏感。漏感太大会把共模噪声转换成差模噪声，反而添乱。Y电容的取值受漏电流限制，一般在1nF到4.7nF之间，医疗设备上限制更严。这里要特别注意，Y电容必须跨接在隔离栅两侧，并且要有足够的安规认证等级，随便用一个普通电容替代是有安全隐患的。

3.2 输出LC滤波器的参数计算演示

输出侧加LC滤波器是压纹波最直接的手段，但很多人凭感觉选值，结果要么没效果，要么引起环路振荡。正确做法是先算截止频率，再算阻尼，最后验证高频衰减。

二阶LC滤波器的截止频率：

$$f_c = \frac{1}{2\pi\sqrt{LC}}$$

设计原则是让$f_c$落在开关频率的1/10到1/5之间，太低会影响模块环路稳定性，太高则衰减不够。取$f_{sw} = 500\text{kHz}$，设$f_c = 30\text{kHz}$，选$C = 22\mu\text{F}$，反推电感：

$$L = \frac{1}{(2\pi f_c)^2 C} = \frac{1}{(2\pi \times 30000)^2 \times 22 \times 10^{-6}}$$

$$(2\pi \times 30000)^2 = (188496)^2 \approx 3.553 \times 10^{10}$$

$$L = \frac{1}{3.553 \times 10^{10} \times 22 \times 10^{-6}} = \frac{1}{7.816 \times 10^5} \approx 1.28\mu\text{H}$$

算出来1.28µH，这个值偏小，实际中不太好买，而且小电感对大电流的直流偏置敏感。换个思路，直接把电感定在10µH，看看截止频率落在哪：

$$f_c = \frac{1}{2\pi\sqrt{10 \times 10^{-6} \times 22 \times 10^{-6}}} = \frac{1}{2\pi \times 1.483 \times 10^{-5}} \approx 10.7\text{kHz}$$

10.7kHz，相对于500kHz开关频率，衰减量约为：

$$40 \times \log_{10}\left(\frac{500}{10.7}\right) = 40 \times 1.67 \approx 66.8\text{dB}$$

理论上66dB的衰减，把11mV的纹波压到几微伏，绰绰有余。

但这里有个必须提醒的新手坑：无条件的高衰减是不存在的。LC滤波器在$f_c$处会产生谐振峰，如果阻尼不够，这个峰等于把噪声放大了。谐振的品质因数跟特征阻抗$Z = \sqrt{L/C}$有关。代入数值：

$$Z = \sqrt{\frac{10}{22}} \approx 0.674\Omega$$

为了把谐振峰压住，需要加阻尼。最简单的做法是并联一个RC阻尼网络，阻尼电阻$R_d$取特征阻抗量级，约1Ω，阻尼电容$C_d$取主电容的4倍以上，用100µF。也可以利用电解电容的ESR做阻尼，但ESR随温度变化大，不太可控。更讲究一点的做法是选带磁损耗的磁粉芯电感，利用磁芯损耗提供阻尼，省掉阻尼网络，但成本高。

还有一层要考虑的是电容的高频特性。22µF的X7R电容自谐振点可能在1到2MHz，超过这个频率它就呈感性，衰减曲线反转。所以输出滤波不能只靠一个大电容，要在输出端再并100nF和10nF的小电容，把高频段补上。同样，这些小电容的接地回路要短，否则寄生电感把效果吃掉。

注意：后级加LC滤波会影响负载调整率。因为模块的反馈采样点通常在模块自己的输出端，加了滤波电感后，负载端的电压会随负载电流变化而波动。如果对调整率要求高，要么选带远程sense的模块，把反馈引到负载端，要么把滤波电感做得足够小，同时接受一定的调整率损失。

3.3 PCB布局与回流路径的实操要点

滤波参数算得再准，布局烂了一样白搭。开关电源的布局，核心就一句话：让高di/dt环路的面积最小。

具体到操作，有几条是硬要求。输入电容必须紧贴模块的输入引脚，越近越好，中间不要走长长的线。因为输入脉冲电流的回路就是从输入电容正极出发，经模块内部开关管，从负极回到电容，这个回路越小，辐射和寄生电感越低。输出滤波电感要远离敏感的模拟区和信号线，因为电感有漏磁，靠太近就是近场耦合源。输出电压的反馈采样点放在输出电容之后，采样线要尽量短，并且避开电感正上方。

地平面也很关键。功率地要单独铺一块，在模块下方用多个过孔连到主地平面，给共模电流提供低阻抗回流路径。如果地平面被信号线切得七零八落，回流被迫绕远路，环路面积变大，噪声就上来了。经验上，功率回路下方的地平面要尽量完整，实在要开槽，也得让回流路径有替代方案。

还有个小技巧是电感的摆放方向。开关电源的输出电感，漏磁场主要沿磁芯轴向发散。把电感转个90度，让它的磁场方向与旁边的敏感走线垂直，耦合能小好几个dB。这个不用多花钱，画板时顺手做的事。

4. 方法三：接地、屏蔽与展频等系统级手段

4.1 接地分区与单点汇流

接地是降噪里最玄学、也最见功力的部分。核心原则是分区和单点汇流：把模拟地、数字地、功率地各自独立铺开，最后通过一个点（0Ω电阻、磁珠或者铜皮连接）汇到总地。这样做的目的是防止功率地上的大电流在数字地和模拟地上产生电压差，避免噪声通过地阻抗耦合到敏感电路。

功率地的处理要格外注意。共模电流需要一个明确、低阻抗的回流路径，如果电源系统里没有这条路，共模电流就会自己找寄生电容绕，最后绕到你的信号地上，问题就大了。所以很多时候，机壳地要和板子的功率地通过Y电容连一下，给共模电流一个可控的回流通道。这个电容的位置和容量需要实测调整，不能照抄。

单点汇流的位置也有讲究，一般选在电源模块输入电容的接地点附近，让大电流的回流和被保护信号的回流在这里分开汇合。如果模拟部分对噪声极其敏感，还可以用隔离型DC-DC模块彻底打断地环路，让输入侧和输出侧的地完全独立，噪声只通过变压器耦合，耦合量小得多。

4.2 屏蔽、隔离与近场耦合抑制

屏蔽分两种，一种是整板屏蔽，一种是局部屏蔽。整板加金属罩对辐射发射有效，但要注意屏蔽罩的接地必须是低阻抗、多点的，否则屏蔽罩自己会变成一个大天线。局部屏蔽更常用，比如在开关电源区域上方扣一个小铜罩，罩子四边用多个过孔密集接到地平面上。用坡莫合金等磁屏蔽材料效果更好，但成本和重量上去了，一般只有对磁场耦合特别敏感的应用才用。

隔离是打断共模路径最彻底的手段。带隔离的DC-DC模块，输入和输出之间没有直接的电气连接，共模电流没法直接通过。但要注意，隔离模块的初级和次级之间仍有寄生电容，这个电容会提供一条高频通路。所以在隔离栅两侧加Y电容，给共模电流一条可控的跨接路径，反而比让它自由找寄生路径更干净。

近场耦合的排查靠肉眼看不出来，得用近场探头配合频谱分析仪。拿探头沿着板子扫，找到辐射最强的位置，再针对性处理。最常见的辐射源是输入回路和输出电感，这两个地方如果离敏感电路太近，把敏感电路挪开或者加局部屏蔽往往比改滤波更有效。

4.3 展频调制与时钟同步

展频（SSFM）是这几年的热门手段，原理是把开关频率在一个小范围内周期性地扫动，让原本集中在窄带的噪声能量被摊开到一段频带上，峰值自然就降下来了。常见的调制深度是±5%到±10%，调制频率用1kHz到3kHz的三角波。对500kHz的开关频率，±10%就是±50kHz的展宽范围。

峰值降低的幅度跟调制深度和测量带宽有关。用窄分辨率带宽测，能降10dB以上；用宽带宽测，降幅就小一些。实测中一般能看到6到12dB的改善。展频的好处是几乎不增加成本，很多模块内置了这个功能，选型时留意一下就行。缺点是它对差模噪声的基频成分有效，对边沿引起的高频噪声帮助有限，而且展频会让开关频率不再固定，如果系统里有需要跟开关频率同步的采样，得另外处理。

时钟同步解决的是另一个问题：拍频。前面说过，两路不同频率的电源会产生差频噪声。让所有开关电源同步到一个外部时钟，差频就消失了。同步还有个附带好处，就是多路噪声在频谱上重合，复用同一套滤波参数，省事。代价是要额外引一根时钟线，布线时要小心，别让它自己变成辐射源。

5. 实测排查与常见问题速查

5.1 噪声频段定位速查表

实测时最大的困难是拿到一个脏波形，却不知道该从哪下手。下面这张表是我这些年归纳出来的，按噪声频段反推可能的原因，基本能覆盖八成情况。

有了这张表，配合频谱仪的峰值搜索功能，定位效率能提高不少。

5.2 几个反复踩到的坑与处理办法

第一个坑是示波器测量方法本身有问题。很多人直接用鳄鱼夹地线测纹波，那条地线形成一个大环路，拾取的空间噪声比真实纹波还大，测出来的波形全是假的。正确姿势是把探头外套拔掉，用接地弹簧紧贴被测点旁边的小地焊盘。示波器设成AC耦合，带宽限制到20MHz，这才是标准测法。

第二个坑是磁珠乱用。磁珠在直流偏置下阻抗会塌陷，标称600Ω的磁珠在1A直流下可能只剩100Ω出头。选磁珠时一定要看直流偏置曲线，别只看标称阻抗。而且磁珠本身有个自谐振频率，超过之后也呈容性，高频衰减反而变差。

第三个坑是忽视陶瓷电容的直流偏压效应。标称22µF的X7R电容，在额定电压附近工作时，实际容量可能只剩一半甚至更少。5V偏压下，0805封装的22µF可能只有12到15µF。所以设计时要么选更高耐压的规格（比如25V或50V的用在5V上），要么把容量余量放大，要么换1210这种大封装减小偏压影响。

第四个坑是输出加LC滤波后环路振荡。原因是滤波电感和模块内部的补偿网络形成了新的极点，相位裕度不够。判断方法是扫负载跳变响应，看振铃是否收敛缓慢。解决要么减小滤波电感，要么在反馈路径上做补偿，要么直接选带远程sense的模块。

第五个坑是共模电感选型只看阻抗不看漏感。漏感会把共模噪声转成差模噪声，本来想治共模，结果差模变差了。选型时漏感越小越好，一般要求漏感不超过共模电感的1%。

第六个坑是地平面被分割导致回流绕远。尤其是密集过孔和信号线把地平面切成孤岛，回流被迫走长路径，环路面积一大，辐射就起来了。画板时留一条完整的地回流通道，比事后加多少滤波都管用。

我个人在这些年做电源降噪的体会是，顺序比手段更重要。先把模块选对、工作点设好，这是源头；再把输入输出滤波按参数算准、按布局放好，这是主力；最后用地、屏蔽、展频做兜底，这是保险。很多人一上来就在输出端堆一堆电容，源头没治，怎么加都按不住。还有一点，降噪这事别指望一次成型，手上有频谱仪和近场探头，边测边改，往往改一个布局位置的收益，比换一堆器件还大。如果后续要做到更极致，可以考虑把电源分区独立供电、用LDO做末级后置，这些都是可以继续挖的方向。