企业官网建设流程全解析

1. 项目概述：为什么AC阻抗仿真不是“点一下就出结果”的事

你手头有一块高速数字板，CPU供电路径上用了多层PCB、几十个去耦电容、几段不同宽度的电源铜皮，还有几个LDO和PMIC。设计完成前，老板问：“电源噪声能压到50mVpp以内吗？”你打开Cadence Sigrity Power SI，新建一个AC分析项目，导入版图、设置端口、点击Run——结果跑完一看，阻抗曲线在100MHz附近突然崩掉，谐振峰高达0.8Ω，远超目标0.1Ω。你翻遍Help文档，查论坛，问同事，最后发现：不是模型不准，也不是网格太粗，而是你根本没理解AC阻抗仿真的物理前提——它不是对“静态铜皮”做计算，而是对“完整电流回路+寄生耦合+介质频变特性”的联合建模。

这就是我今天要讲的：Cadence Sigrity Power SI中的AC阻抗仿真，本质是求解频域下电源分配网络（PDN）的Z-parameter矩阵。它不关心电压值，只关心“在某频率下，给某端口注入1A交流电流，其他所有端口测得的电压响应是多少”。这个Z矩阵，直接决定了芯片供电引脚上的纹波幅度、瞬态响应速度、以及整个系统对高频噪声的抑制能力。

关键词里反复出现的“避坑指南”，不是教你绕开问题，而是告诉你：哪些操作看似合理，实则让仿真结果完全失真；哪些参数调得再细，只要底层建模逻辑错了，就是南辕北辙。比如，“cadence禁止铺铜区”这个热词背后，其实是很多人把电源平面当成理想导体处理，却忘了Sigrity默认会把未定义为power plane的铜皮全部剔除——结果仿真里只剩几根走线，而真实板子上那片完整的2oz铜皮才是主力低阻通路。再比如，“cadence瞬态仿真不收敛”常被归咎于求解器设置，但90%的情况，根源在于AC阻抗模型里漏掉了关键的封装级寄生——你仿真的是PCB，可芯片封装内部的键合线电感、焊球电容、硅基板电阻，才是1GHz以上频段的主导因素。

这篇内容适合三类人：

• 刚接手电源完整性（PI）任务的硬件工程师：你可能熟悉Cadence Capture画原理图、Allegro布线，但第一次打开Sigrity时面对Power Delivery Network Setup Wizard一头雾水；
• 负责信号完整性（SI）兼管PI的SI工程师：你习惯用S参数看通道，但PDN的Z参数建模逻辑完全不同，需要重建思维框架；
• 高校课题组做高速电路研究的学生：你读论文时看到“PDN impedance < 0.1Ω from 100kHz to 1GHz”，但自己搭模型总对不上实测数据，缺的不是工具，是建模链路上的关键断点。

接下来，我会从零开始，带你走完一个真实项目：以一块Xilinx Zynq UltraScale+ MPSoC开发板的VCCINT供电网络为例，用Sigrity Power SI完成AC阻抗仿真，并把我在6个量产项目中踩过的、查不到文档的、论坛里没人提的坑，全摊开讲清楚。不讲界面按钮在哪，只讲每个操作背后的物理意义、每个参数背后的工程取舍、每条曲线背后的真实约束。

2. 整体建模思路与方案选型：为什么必须分三层建模

AC阻抗仿真的核心矛盾在于：精度与效率不可兼得，而真实工程必须在这两者间找平衡点。你不可能把整块PCB的每一处铜皮、每一个过孔、每一颗电容的陶瓷介质损耗都建到微米级——那样网格数轻松破亿，单次仿真跑三天，且结果未必更准；但若只建几根走线加几个电容，又会漏掉平面谐振、边缘效应、介质色散等关键机制。我的解决方案是：严格按物理层级拆分为芯片封装层、PCB层、器件模型层，每层用匹配其尺度的建模方法，再通过端口级联实现全链路耦合。这不是Sigrity的默认流程，而是我根据实测校准经验反推出来的强制规范。

2.1 芯片封装层：不能只信厂商IBIS模型

很多工程师直接导入芯片厂商提供的IBIS模型，认为“封装参数已内置”。错。IBIS模型本质是I-V/T-V查表，它隐含了封装的AC阻抗特性，但无法显式提取Z参数用于PDN分析。更严重的是，主流厂商（Xilinx/Intel/NVIDIA）发布的IBIS模型，其封装部分往往基于简化结构——比如把32层FCBGA封装简化为4层等效平面，漏掉了键合线阵列的互感耦合、硅中介层（Interposer）的横向传导、以及焊球阵列的非均匀分布。我们实测过：同一颗XCKU15P，在100MHz~1GHz频段，IBIS模型预测的PDN阻抗比实测高40%，根源就在键合线电感被低估了12%。

正确做法是：用Sigrity 3D EM Extractor单独建模封装。具体步骤：

• 从厂商提供的封装机械图纸（.step或.dxf）中提取金属层轮廓，重点抓取die attach pad、RDL布线、TSV通道、solder bump layout；
• 将硅基板（Silicon Die）设为lossy dielectric（εr=11.9, tanδ=0.001），而非默认的perfect conductor；
• 对键合线（bond wire）建模时，禁用“ideal inductor”选项，改用“cylindrical wire”并输入实际直径（25μm）、长度（1.2mm）、材料（Au）；
• 设置端口位置：必须放在die surface的power ring上，而非封装ball pad——因为芯片内部的电源环才是电流注入起点。

提示：Sigrity 3D EM Extractor对封装建模的网格划分策略与PCB完全不同。PCB用adaptive meshing即可，而封装必须手动设置boundary layer mesh：在键合线表面设3层边界网格（每层厚度0.5μm），在硅基板侧壁设5层，否则高频段电感计算误差超30%。

2.2 PCB层：铜皮不是“填满就完事”的二维区域

这是热词“cadence 铜皮 优先级”指向的核心痛点。Sigrity中，Power Plane的识别依赖于“active class”和“subclass”设置，但默认规则极容易误判：

• 若你在Allegro中将电源铜皮放在“ETCH”层，且未将其assign为“POWER” class，则Sigrity导入时会把它当作普通走线处理，自动剔除所有未连接的孤岛铜皮；
• 更隐蔽的问题是“copper pour priority”：当多个电源网络（如VCCINT/VCCAUX/VCCO）共用同一层铜皮时，Sigrity默认按网络名称字母序决定填充优先级，导致VCCO铜皮覆盖VCCINT区域，而实际叠层中它们是隔离的。

解决方案是：在Allegro中完成三步预处理：

1. 为每个电源网络创建独立的shape（而非auto-pour），命名严格匹配Sigrity要求（如“VCCINT_Plane”、“VCCAUX_Plane”）；
2. 在Setup > Design Parameter > Shape Fill中，将所有电源shape的“Thermal Relief”设为None，“Hatch Style”设为Solid；
3. 执行Tools > Database Check > Repour All Shapes，确保无孤岛铜皮残留。

导入Sigrity后，必须手动验证：在Power Delivery Network Setup Wizard的“Plane Definition”页，逐个点击plane name，确认Status显示“Valid”且Area数值与Allegro中measure结果一致（误差>5%即需返工）。我曾遇到一个案例：Allegro显示VCCINT铜皮面积为124cm²，Sigrity读入后仅98cm²，追查发现是某处0.3mm宽的隔离槽被误判为“not connected”，导致整片铜皮被分割——这种错误肉眼根本无法察觉，但会使100MHz以下阻抗抬升2倍。

2.3 器件模型层：电容不是“标称值+ESR”就够

热词“cadence仿真器件未定义”常出现在电容模型缺失时。但更大的陷阱在于：把所有电容都当成理想元件串联ESR/ESL建模。真实电容的阻抗曲线有三个关键区：

• 低频段（<100kHz）：由容值主导，ESR影响纹波幅度；
• 谐振区（100kHz~10MHz）：ESL与容值形成串联谐振，阻抗最低；
• 高频段（>10MHz）：寄生电感主导，阻抗随频率线性上升。

问题在于，同一颗100nF X7R电容，0402封装的ESL约0.3nH，0603封装约0.5nH，而厂商提供的SPICE模型往往只给一组ESR/ESL参数，未区分封装尺寸。更致命的是，X7R介质的εr随频率衰减——1MHz时εr≈1500，100MHz时降至≈300，这意味着容值实际缩水70%。

我的做法是：为每类电容建立频变模型库。以Murata GRM155R61A104K为例：

• 从Murata官网下载其S-parameter model（.s2p文件），注意选择“with solder joint”版本；
• 在Sigrity中，右键器件 > Edit Model > Import S-parameter，勾选“Convert to Z-parameter”；
• 关键一步：在Model Editor中，将端口1设为“anode”，端口2设为“cathode”，并启用“De-embed solder inductance”（自动扣除焊盘引线电感）。

这样建模后，仿真中该电容在500MHz的阻抗不再是0.1Ω（按标称ESL计算），而是0.32Ω——与矢量网络分析仪实测值误差<5%。没有这一步，你在1GHz频段看到的阻抗谷，全是虚假的“完美去耦”。

3. 核心细节解析与实操要点：AC阻抗仿真的四个生死参数

Sigrity Power SI的AC分析界面看似简单，但四个参数的设置直接决定结果可信度。它们不是“随便填个数”，而是必须基于板级实测数据反向标定。下面逐个拆解：

3.1 Frequency Range：不是“覆盖芯片工作频段”就够

新手常设Frequency Range为1kHz~1GHz，理由是“芯片开关噪声主要在这个范围”。大错。AC阻抗仿真的频段选择，必须匹配你的测量手段和设计目标：

• 若你用示波器+电源探头实测纹波，带宽通常≤1GHz，那么仿真上限必须≤1GHz，否则高频段结果无验证依据；
• 但下限不能设1kHz——因为低于100kHz时，PCB平面的趋肤效应可忽略，此时阻抗由电容容值主导，而电容的低频模型误差极大（电解电容ESR在10Hz和100Hz相差3倍）；
• 正确做法是：分段设置，且每段有物理依据。例如：
  • 10kHz~1MHz：覆盖LDO环路带宽，验证低频去耦能力；
  • 1MHz~100MHz：对应数字信号边沿速率（tr=3.5ns对应f=100MHz），验证中频谐振；
  • 100MHz~1GHz：对应SerDes PLL相噪带宽，验证高频阻抗平坦度。

注意：Sigrity的Frequency Sweep默认用linear spacing，这会导致高频段点数不足。必须改为logarithmic spacing，并设置Points per decade ≥20。否则在500MHz~1GHz区间只有3个采样点，根本无法捕捉谐振峰。

3.2 Mesh Accuracy：网格不是越密越好

热词“cadence安装”“cadence教程”常附带“把mesh设成max”这种误导。Sigrity的mesh accuracy影响两个层面：

• 几何保真度：决定能否准确表达过孔焊盘、铜皮边缘、电容焊盘等小尺度特征；
• 求解精度：决定电磁场方程的离散误差。

但过度细化网格会带来灾难性后果：

• 网格数从100万增至1000万，仿真时间从2小时增至36小时，而阻抗结果在100MHz以下仅变化1.2%；
• 更严重的是，过密网格会放大模型缺陷——比如某处铜皮未闭合的微小缝隙，在粗网格下被自动bridge，而在细网格下暴露为高阻断点，导致结果剧烈震荡。

我的经验值是：

• PCB层：设置Mesh Accuracy = “Medium”，并在Advanced Settings中启用“Adaptive Meshing”，指定关键区域（如CPU power ball区域、电容阵列中心）的Local Mesh Size为0.1mm；
• 封装层：必须用“High”，因键合线直径仅25μm，需至少3个网格点跨过直径；
• 验证方法：运行两次仿真，一次Medium，一次High，对比100MHz阻抗值，若差值<3%，则Medium足够。

3.3 Port Definition：端口不是“连到电源引脚就行”

这是最常被忽视的致命点。AC阻抗的Z参数定义为：
Zij = Vi / Ij （当Ik=0 for k≠j）
即：在端口j注入1A电流，测量端口i的电压，其他端口开路。

因此，端口位置必须满足：

• 物理位置：必须放在芯片电源引脚的ball pad上，而非PCB上的过孔或走线——因为电流注入点是ball，不是via；
• 电气连接：端口必须直接连接到power plane，不能经过任何走线或过孔（这些应作为network的一部分建模）；
• 数量配置：对于多ball供电的芯片（如Zynq UltraScale+有128个VCCINT ball），不能只设1个port，而应按ball物理分布分组——我们将128个ball划分为4组（每组32个，对应die四角），每组设1个port，否则无法反映电流分布不均导致的局部阻抗升高。

实操中，我用Allegro的“Find By Name”功能批量选中所有VCCINT ball pad，导出坐标CSV，再在Sigrity中用“Import Port Locations”导入。这样做的好处是：后续若更换封装，只需更新CSV，无需重画port。

3.4 Dielectric Properties：介质不是“填个εr就完事”

热词“cadence pcb设置线宽”“cadence版图”暗示用户关注几何参数，却忽略介质。FR4板材的εr不是常数：

• 1MHz时εr≈4.5，1GHz时升至4.8（因极化滞后）；
• tanδ从0.02升至0.035，意味着介质损耗在1GHz时比1MHz高75%。

若用固定εr=4.5仿真，1GHz阻抗会被低估20%。正确做法：

• 在Sigrity的Material Library中，为PCB板材创建频变模型；
• 输入厂商提供的Dk/Df vs Frequency曲线（如Isola FR408HR的数据表）；
• 启用“Frequency Dependent Permittivity”选项，并勾选“Loss Tangent Interpolation”。

提示：Sigrity默认的FR4模型（Generic FR4）是静态参数，必须手动替换。我在一个PCIe Gen4项目中，仅此一项修正就使10GHz阻抗预测误差从35%降至6%。

4. 实操过程与核心环节实现：从导入到结果解读的全流程

现在进入实战环节。以下是以Xilinx ZCU102开发板VCCINT网络为例的完整流程，所有参数均来自真实项目，非理论假设。

4.1 数据准备与预处理：Allegro到Sigrity的七步转换

Sigrity不直接读取Allegro数据库，必须通过中间格式转换。这七步缺一不可，跳过任意一步都会导致模型失真：

1. Export Board Stackup：在Allegro中，执行Manufacture > Stackup Editor > Export > IPC-2581，生成.stackup文件。注意检查：介质厚度是否含铜厚（如18μm铜厚需从介质层厚中扣除）；

2. Export Netlist with Decoupling Info：运行Tools > Create Netlist > Cadence Sigrity，勾选“Include Decoupling Capacitors”和“Preserve Pin Mapping”。关键：在Options中设置“Net Name Mapping”为“Exact Match”，避免VCCINT_V1_2与VCCINT_V1.2被识别为不同网络；

3. Export Copper Geometry：执行Manufacture > Artwork > Film Control，为每个电源plane生成单独的.art文件（如VCCINT.art），Format选“Gerber RS274X”，Units设为“Millimeters”；

4. Export Via Information：运行Tools > Database Check > Report > Via Summary，导出.via.csv，包含via drill size、pad size、anti-pad size；

5. Prepare Component Models：将所有电容的.s2p文件、芯片封装的.step文件、LDO的SPICE模型整理到统一文件夹，命名规则：Cap_Murata_GRM155R61A104K.s2p、PKG_XCKU15P.step、LDO_TPS65251.sp；

6. Validate in Allegro：执行Tools > Database Check > Verify Design，重点检查“No Unconnected Pins”和“No Floating Shapes”，这两项失败会导致Sigrity导入时丢件；

7. Generate Sigrity Project：启动Sigrity Power SI，选择File > Import > Board Design，依次导入.stackup、.art、.via.csv、.netlist，系统自动生成初始project。

注意：第3步导出的.art文件必须用文本编辑器检查——某些Allegro版本会在文件末尾添加乱码字符，导致Sigrity解析失败。我习惯用Notepad++打开，查看最后一行是否为“M02*”，若是“M02*乱码”，则手动删除乱码并保存。

4.2 Power Delivery Network Setup：Wizard里的五个关键决策点

启动Power Delivery Network Setup Wizard后，它会引导你完成建模。但每个页面都有隐藏陷阱：

Page 1: Select Power Planes

• 勾选所有VCCINT相关plane（如VCCINT_TOP、VCCINT_BOT），但不要勾选GND plane——PDN分析只关心电源网络，GND作为参考平面隐含在求解中；
• 若板子有split plane（如VCCINT被分割为core/io两区），必须分别勾选，Sigrity会自动识别分割槽。

Page 2: Define Ports

• 点击“Import Port Locations”，加载之前准备的ball pad坐标CSV；
• 在Port Properties中，将Type设为“Current Source”，Amplitude设为“1A”，Phase设为“0deg”；
• 关键：勾选“Enable Multi-Port Analysis”，否则只能算单端口Z11，无法得到全Z矩阵。

Page 3: Assign Components

• 电容自动关联到net，但需手动检查：右键电容 > Edit Model，确认.s2p文件路径正确；
• 对LDO，选择“Voltage Source”类型，并输入DC输出电压（1.0V）和AC source impedance（按datasheet的PSRR曲线换算，此处设为0.01Ω@100kHz）；

Page 4: Set Simulation Parameters

• Frequency Range：10kHz~1GHz（logarithmic，20 points/decade）；
• Mesh Accuracy：Medium + Adaptive Meshing；
• Solver：选“Fast Solver”（非“Full Wave”），因PDN分析中波长（30cm@1GHz）远大于结构尺寸（10cm），准静态近似足够；

Page 5: Review and Generate

• 点击“Validate Model”，等待Sigrity检查：
  • “No floating nodes”：必须为True；
  • “All ports connected to power planes”：必须为True；
  • “Decoupling capacitors placed on correct nets”：若False，说明.netlist中net name不匹配，需返工第2步。

4.3 运行仿真与结果解读：如何从Z曲线看出设计优劣

点击Run后，Sigrity生成Z-parameter矩阵。关键不是看Z11曲线，而是四类分析：

1. 目标阻抗对比

• 在Results > Plot > Z-Parameter中，选Z11（端口1自阻抗）；
• 叠加目标阻抗线：右键Plot > Add Trace > Constant Value，输入0.1Ω（按ΔV=IR，I=10A，ΔV=1V计算）；
• 观察：曲线在100kHz~100MHz是否全程低于0.1Ω？若在10MHz出现0.15Ω峰，说明该频段去耦不足。

2. 谐振模式定位

• 在Results > Mode Analysis中，运行“Resonance Mode Extraction”；
• 查看Mode 1~5的频率和场分布：若Mode 1在12MHz，且场集中在CPU区域，则需在此处增加10μF钽电容；若Mode 3在450MHz，场呈平面驻波，则需调整电容布局或增加dummy copper。

3. 电流分布热力图

• 在Results > Current Distribution中，选100MHz频点；
• 观察：电流是否均匀流过整个plane？若出现明显“河流状”路径（如只沿某条走线流动），说明plane分割不当或过孔不足。

4. 灵敏度分析

• 在Analysis > Sensitivity中，选“Capacitor Value”为变量；
• 运行后，查看各电容对Z11的影响权重：若C101（100nF）权重仅5%，而C102（10μF）权重达40%，说明小电容布局位置不佳，需移近CPU ball。

实操心得：我习惯导出Z11数据为.csv，在Excel中做三件事：① 计算100kHz~1GHz的几何平均阻抗（GM-Z），目标<0.08Ω；② 标记所有>0.1Ω的频点，统计其带宽（Δf），若ΣΔf>50MHz，判定为高风险；③ 将Z曲线与VNA实测数据叠放，用最小二乘法拟合偏差，反推模型修正方向。

5. 常见问题与排查技巧实录：那些文档里找不到的硬核经验

以下是我在6个量产项目中记录的典型问题，按发生频率排序，每个都附带现场排查日志和终极解法。

5.1 问题1：仿真Z曲线在低频段（<100kHz）异常抬升，实测却很平

现象：Z11在10kHz处达0.5Ω，而实测仅0.05Ω；增加100μF电容后仿真改善，但实测无变化。

排查日志：

• 检查电容模型：.s2p文件在10kHz频点Z=0.02Ω，正常；
• 检查端口：ball pad坐标无误；
• 检查stackup：介质厚度输入为120μm，但实测为112μm（含铜厚）；
• 终极发现：Sigrity默认将PCB板材的conductivity设为5.8e7 S/m（纯铜），但实际覆铜板含杂质，conductivity应为4.2e7 S/m。

解法：

• 在Material Library中，复制“Copper”材料，命名为“PCB_Copper”；
• 将Conductivity改为4.2e7；
• 在Stackup中，将所有copper layer的material设为“PCB_Copper”。
• 效果：10kHz Z值从0.5Ω降至0.06Ω，与实测吻合。

5.2 问题2：仿真显示100MHz有深谷（Z=0.02Ω），但实测在此频点出现尖峰（Z=0.3Ω）

现象：Z曲线在100MHz处理论谐振，但实测是反谐振。

排查日志：

• 检查电容ESL：.s2p模型中100nF电容在100MHz Z=0.02Ω，符合预期；
• 检查plane尺寸：Sigrity中plane为矩形，但实测板子四角有cutout；
• 终极发现：Allegro导出的.art文件未包含cutout区域，Sigrity将其视为完整矩形，导致谐振频率计算偏移。

解法：

• 在Allegro中，用Shape > Manual Shape Draw，沿cutout边缘绘制polygon；
• 执行Shape > Delete > Remove Isolated Shapes，确保cutout被识别为void；
• 重新导出.art文件。
• 效果：100MHz谐振峰消失，Z曲线在85MHz出现0.03Ω谷，与实测83MHz吻合。

5.3 问题3：多端口仿真耗时超24小时，且内存溢出

现象：设置4个ports后，Solver卡在“Matrix Assembly”阶段，Task Manager显示内存占用98%。

排查日志：

• 检查mesh：Adaptive Meshing在CPU区域设0.1mm，导致该区网格数超500万；
• 检查solver：Fast Solver对多端口支持有限；
• 终极发现：Sigrity默认为每个port生成独立mesh，4个ports即4套mesh，内存需求×4。

解法：

• 在Solver Settings中，取消勾选“Per-Port Meshing”；
• 手动设置Global Mesh Size = 0.3mm；
• 启用“Parallel Processing”，设置CPU cores = 12（我用32G内存工作站）。
• 效果：仿真时间从>24h降至3.2h，内存占用稳定在65%。

5.4 问题4：导入的.s2p电容模型在仿真中不生效，Z曲线与未加电容一致

现象：明明Assign了模型，但Z11曲线与“no capacitor” case完全重合。

排查日志：

• 检查net：电容两端net name与power net一致；
• 检查model path：.s2p文件路径无空格，权限正常；
• 终极发现：.s2p文件的port定义顺序错误——Sigrity要求port1为anode，port2为cathode，但厂商文件是port1=cathode，port2=anode。

解法：

• 用Python脚本翻转.s2p文件port顺序：

with open("cap.s2p", "r") as f: lines = f.readlines() # 找到S2P数据起始行，交换S11/S22、S12/S21 for i, line in enumerate(lines): if line.startswith("#") or line.strip() == "": continue parts = line.split() if len(parts) >= 9: s11, s21, s12, s22 = parts[0], parts[2], parts[1], parts[3] lines[i] = f"{s22} {s12} {s21} {s11}\n" with open("cap_fixed.s2p", "w") as f: f.writelines(lines)

• 重新import模型。
• 效果：Z曲线立即出现电容谐振特征。

5.5 问题5：仿真结果随Allegro版本升级而突变，同一份设计文件在17.4和17.2中Z值差3倍

现象：客户升级Allegro后，Sigrity导入的plane area减少40%。

排查日志：

• 对比.stackup文件：17.4版本在dielectric layer中增加了“copper thickness”字段，Sigrity误将其解释为额外铜层；
• 终极发现：Allegro 17.4的IPC-2581导出器默认启用“Include Copper Thickness”，而Sigrity 18.1将其解析为独立layer。

解法：

• 在Allegro 17.4中，Export Stackup时，取消勾选“Include Copper Thickness”；
• 或在Sigrity中，手动编辑.stackup文件，删除所有“CopperThickness”字段。
• 效果：plane area恢复一致，Z值偏差<2%。

6. 避坑指南终章：写给三年后的自己

最后，分享三条刻在工位隔板上的经验，它们不是技术参数，而是血泪教训凝结的认知：

第一，AC阻抗仿真不是追求“曲线好看”，而是建立“可证伪的物理假设”。
我见过太多报告：Z曲线全程低于目标线，设计就获批。结果量产时，芯片在高温下频繁复位。追查发现，仿真用的是25℃材料参数，而实测环境是85℃——FR4的tanδ在85℃升高2.3倍，导致1GHz阻抗抬升300%。所以，我的强制规范是：每次仿真必须跑三组温度点（25℃/60℃/85℃），并用最差情况判定。

第二，永远相信实测，但别迷信单点数据。
VNA测PDN阻抗时，probe placement影响巨大：放在CPU ball上测得0.05Ω，放在PCB去耦电容焊盘上测得0.2Ω。这不是仪器不准，而是probe引入了额外回路电感。我的做法是：用3种probe方式（direct ball contact、capacitor pad、via-in-pad）各测5次，取几何平均，并标注标准差。若标准差>15%，说明测试方法本身不可靠，需先优化probe fixture。

第三，最贵的坑不在软件里，而在沟通中。
曾有个项目，SI工程师说“PDN没问题”，PI工程师说“SI没问题”，结果联调时眼图张不开。根源是：SI仿真用的是理想电源（0Ω source），而PI仿真用的是LDO（0.01Ω source），两者在100MHz的耦合路径完全不同。从此，我坚持在项目启动时，拉齐所有仿真人员，共同定义“接口阻抗矩阵”——明确谁负责哪一段Z参数，谁提供哪一段S参数，用同一个坐标系说话。

写到这里，这篇指南就结束了。没有“总之”“综上所述”，因为工程问题从不终结于总结，而始于下一个bug的报错窗口。如果你正在为某个谐振峰焦头烂额，记住：它不是障碍，而是PCB在告诉你，哪里的电流回路还不够短，哪里的介质还不够干净，哪里的设计，还值得再深挖一层。