企业官网建设流程全解析

立创EDA + AI 生成 STM32 原理图这事儿，我最近连着折腾了几块板子，从最小系统板到带传感器接口的温湿度采集板，一路踩坑一路优化，总算把流程跑顺了。今天这篇就把我实际在用的这套方法完整写出来，包含AI提示词怎么组织、生成结果怎么校验、立创EDA里怎么把AI给的东西变成能拿去打样的原理图，以及那些数据手册上不会写、但实操中一定会遇到的坑。

这套流程适合谁？如果你刚接触STM32开发，想自己画一块能用的核心板；或者你已经画过几块简单板子，想用AI把写元件清单、整理连线关系这类琐碎工作压到最低，那这篇就是给你准备的。我默认你用过立创EDA的基础功能，知道怎么新建工程、怎么放置元件，但如果你完全没碰过，跟着做也能跑通，只是部分操作需要先看看软件自带的快速入门。

先说一个我的总体结论：AI现阶段不能替你画图，但它能把"从需求到原理图"这件事70%的重复劳动接过去，你要做的是把剩下30%的校验和决策工作做好。这个分工想清楚，后面所有操作都有方向了。

1. 项目拆解：AI + 立创EDA + STM32，到底在做一件什么事

1.1 这个项目解决什么问题

画STM32原理图这件小事，说起来无非是"把MCU和外围电路用符号连起来"，但实际动手会发现，里面藏着大量琐碎但关键的决策点：用哪个型号的芯片、晶振该配多大的负载电容、复位电路要不要加复位芯片、BOOT引脚怎么处理、去耦电容放几个、每个电源引脚旁该放多大容值……

这些问题一个接一个出现时，新手往往会被淹没。网上能搜到海量参考设计，但每个参考设计的应用场景不一样，直接抄容易翻车。

我最初的想法很简单：能不能把"查阅数据手册、列出元件清单、规划引脚连接"这套前期调研交给AI，让它像一个有经验的硬件工程师一样先给我一份"原理图设计草案"，我再拿着草案去立创EDA里落地。实际跑下来，这个思路完全可行，而且效率提升不是一点半点。

1.2 立创EDA版本选择：标准版还是专业版

先用立创EDA，就避开一个基本问题：用标准版还是专业版？

两个版本我都在用。结论是：画STM32这类中小规模原理图，标准版完全够用；如果你打算画四层及以上板子，或者要处理大量差分对、等长布线这种高速信号，直接用专业版。这个项目的核心是STM32最小系统，两层板就能搞定，我在标准版里跑完整套流程，没有任何卡壳。

不过有个细节得提前说：标准版和专业版的工程文件格式不互通，你在标准版里建的工程，专业版打不开。所以开工前先定好用哪个版本，别画到一半再迁移。我一般建议新手从标准版入手，界面干净，元件库和封装库跟嘉立创商城是打通的，选元件时直接关联库存和封装，后面导出BOM、下订单都很顺。

1.3 STM32型号怎么选：从C8T6说开去

标题里提到STM32，具体用哪个型号？我最常用的是STM32F103C8T6，原因有三：第一它是一个"手边最不缺"的芯片，价格便宜，货源稳定，很多开发板都用它；第二是资料极度丰富，数据手册、参考手册、例程代码遍地都是，出问题能查到答案的概率最高；第三是它代表了一类经典的STM32F1架构，搞清楚它的最小系统设计，往后换F4、F0系列，思路完全通用。

当然你完全可以换成其他型号——比如STM32F411CEU6、STM32G030F6P6这类，但核心思想不变。我在下面的实操里统一用STM32F103C8T6做示范，你只要把引脚定义、封装名这些参数换成自己那颗芯片的就行。

2. AI辅助生成原理图的完整思路

2.1 用AI生成什么，不用AI生成什么

这是整个项目里最核心的一个认知问题。我在最开始犯过"想全交给AI"的毛病，让AI直接给我"一张能用的原理图"，结果它给了我一堆看似合理、实际经不起推敲的东西。经过几轮调整，现在我给AI的分工非常明确：

AI负责三件事：

• 整理STM32最小系统的元件清单，包括型号、参数、数量、选型理由
• 梳理MCU各引脚的连接关系，把"哪些引脚接电源、哪些接地、哪些接晶振、哪些接BOOT配置、哪些留作IO"列成一张表
• 给出外围电路关键元件的选型依据和计算过程，比如晶振负载电容、复位电路、去耦电容的取值逻辑

AI不负责的事：

• 不直接决定具体封装（封装必须你自己去立创EDA里查，然后跟实物核对）
• 不直接输出网表或原理图文件（虽然部分AI工具具备一些生成能力，但生成结果跟立创EDA之间的兼容性并不好，手动落地反而更快）
• 不替代数据手册的最终确认（AI给的数据一定要拿手册核一遍再说）

这个分工很关键。很多人在这一步就掉坑了——要么过度信任AI的连线表，要么干脆彻底不用AI。实际上把它定位成一个"能快速出初稿的同事"，这个人经验不错，但偶尔会记错引脚号，你用人不疑但必须复核，这就对了。

2.2 提示词怎么写：给AI的"需求说明书"

AI画原理图靠的其实是提示词里的"需求说明书"质量。同一个需求，提示词写得糙，AI给的东西就糙；写得细，AI给的方案就能直接用。

我试过几版提示词，最后稳定下来的模板长这样（以我自己在用的实际文本为例）：

你是一名经验丰富的嵌入式硬件工程师。请在立创EDA平台上，设计一个基于STM32F103C8T6的最小系统原理图方案。请按以下要求输出： 1. 列出完整BOM清单，格式为表格：序号、器件名称、型号/参数、封装建议、数量、选型理由。 请特别注明去耦电容的容值和数量，以及各放置位置的建议。 2. 梳理STM32F103C8T6的引脚分配表，格式为表格：引脚号、引脚名称、功能说明、连接目标（电源/地/晶振/BOOT/预留IO等）。 请特别留意VDDA、VSSA、VREF+、VREF-、VCAP等特殊引脚的接法。 3. 给出晶振电路设计参数：8MHz主晶振和32.768kHz RTC晶振是否需要、各自负载电容怎么计算、为什么。 4. 给出复位电路设计：使用RC复位还是复位芯片，各有什么优劣，推荐哪种，为什么。 5. 给出BOOT配置说明：BOOT0和BOOT1引脚应如何接，三种启动模式分别对应什么电平。

注意几个细节：一要明确告诉AI"面向立创EDA平台"，这样它给出的封装描述会更贴近实际，比如会写"LQFP48"而不是抽象描述；二要把你关心的每一项单独列出来，用数字编号，让AI按结构化方式回答；三要专门提到"选型理由"和"为什么"，逼着AI把决策逻辑写出来——这比单纯给结果有用得多，因为你看它的推理过程就能发现潜在问题。

你可能会问：为什么特别强调特殊引脚？因为我第一版提示词没提，AI给的连接表里VDDA直接漏了，这个引脚如果不接好，芯片能跑但ADC采样会出诡异问题。后面把"特殊引脚"写进提示词后，AI每次都会主动列出来，省了我很多检查工作。

2.3 生成结果怎么校验：数据手册是第一真理

拿到AI输出后，千万别直接进立创EDA画图。先校验，这是整个流程里最重要的一道关。

校验分三个层面：

第一个层面是"看整体合理性"。AI给的最小系统方案，结构上应该是：电源电路、复位电路、晶振电路、BOOT配置电路、去耦电容阵列、SWD调试接口，可能再加几个LED和按键作为基本外设。如果AI给的清单里少了哪一块，比如没有复位电路、没有SWD接口，那就要追问一轮，让AI补充。

第二个层面是"逐引脚核对"。这个最花时间但也最值得花时间。我把STM32F103C8T6的数据手册（datasheet）PDF下载下来，对照AI生成的引脚分配表，一个个过。重点核对：电源引脚（VDD、VDDA、VSS等）是否全部覆盖、VCAP引脚是否需要接电容、BOOT0和BOOT1的默认电平、NRST引脚连接、晶振引脚（OSC_IN/OSC_OUT）有没有标反。实测下来，AI在这些细节上的出错率不低，尤其是一次性生成大量内容时，很容易把某个引脚编号写错。这一步不能省。

第三个层面是"算一遍关键参数"。AI给的晶振负载电容、去耦电容值，自己拿公式快速验证。晶振负载电容的经典计算式是：

[ C_L = \frac{C_1 \times C_2}{C_1 + C_2} + C_{stray} ]

实际应用中，常见做法是 (C_1 = C_2 = 22pF)，配合典型负载电容为20pF的8MHz晶振，加上约3~5pF的走线寄生电容，算出来在合理范围内。AI通常也直接给22pF这个值，但我建议你动手算一遍——理解这背后的逻辑后，遇到非标晶振就不会慌了。

去耦电容方面，F1系列的常规配置是每个VDD引脚旁放一个100nF的MLCC，此外在电源入口再放一个4.7uF~10uF的钽电容或大容量MLCC做储能。AI如果给的这个组合，基本没问题；如果AI给的容值明显偏离，就要警惕。

3. 实操全流程：从AI输出到立创EDA可用的原理图

校验完AI的输出，下面进入正式实操。我按照实际画图顺序，把整个过程分成四步，每一步都附上具体的操作细节和判断标准。

3.1 第一步：整理元件清单，让BOM先"立"起来

打开立创EDA，新建工程，命名建议带日期和版本号，比如"STM32F103C8T6_MinSys_202406_v1"。工程建好后，先别急着放元件，我习惯先在工程里建立一个"BOM整理"文本，把AI生成的元件清单逐个过一遍。

以我的最小系统为例，最终BOM大致长这样：

整理BOM的过程中，我建议你在立创EDA里直接搜索每个元件，确认它在元件库里的真实存在性和封装正确性。比如搜索"STM32F103C8T6"，库里有多个封装版本，有LQFP48的，也有可能是其他规格，必须选中LQFP48那个，而且要在后面核对引脚图。

这一步做完，整块板子的"零件清单"就齐了。后面画图时，你不需要再临时翻库找元件，效率高很多。

3.2 第二步：在立创EDA里放置元件并布局

元件放置不用按什么特殊顺序，我个人的习惯是先放MCU，以它为中心向四周辐射。

操作上，在立创EDA原理图编辑器中，通过"放置→元件"打开元件库，搜索STM32F103C8T6，双击放入画布。芯片放上来后，默认引脚排列可能跟数据手册里的功能框图不一致，这是正常的，后续通过放置网络标签来确认连接关系，而不是死磕引脚顺序。

放完MCU，接着把晶振、电容、电阻、LED、排针等一一放到MCU周围。布局时心里要有"模块化"概念：晶振电路放一片、复位电路放一片、电源去耦电容尽量靠近对应引脚、BOOT配置放一角、SWD接口放一侧。这样后面连线时视觉上清晰很多，DRC检查时也更容易排查。

这里有一个我踩过多次的坑：在原理图阶段就要为PCB布局埋下伏笔。比如去耦电容的符号位置，尽量放在它所服务的电源引脚附近，哪怕原理图上连线绕一些，也比所有电容整整齐齐排成一排、PCB阶段才发现引脚绕不过去要好。原理图不只是给网表看的，它同时也是给人看的，布局清晰能省下后面大量核对时间。

3.3 第三步：画连线、放网络标签、处理电源与地

元件都摆好后，开始连线路。这一步的核心不是"画线"，而是"让网络关系正确"。我常用的手段是：短距离直接连线，长距离和跨模块连接使用网络标签（Net Label）。

直接连线适合电源、地、晶振这类短连接；网络标签适合信号名明确的连接，比如把MCU的PA9引脚命名为USART1_TX，把USB转串口芯片的对应引脚也命名为USART1_TX，两者在PCB阶段会自动视为同一网络。这个习惯在画STM32这种引脚多的板子时尤其重要，不然画面会被连线铺满，改一个引脚就要重新拉半天。

电源网络处理是整个步骤里最需要小心的。STM32F103C8T6在LQFP48封装下，有多个VDD/VSS引脚，还有一个VDDA（模拟电源）和VSSA（模拟地）专门为ADC供电。我的接法是这样的：

• 所有VDD引脚连接VDD_3V3网络
• 所有VSS引脚连接GND网络
• VDDA连接VDD_3V3网络，但在PCB布局时用磁珠或小电阻（比如10Ω/100MHz磁珠）从主电源隔离出来，原理图上可以先用0Ω电阻占位，标注"DNP/可选"——这个0Ω电阻在PCB阶段用不用、换不换磁珠，调试时再定
• VSSA直接连接GND
• VREF+连接VDDA，VREF-连接VSSA（F1系列中这两个引脚存在性跟具体封装有关，LQFP48里要注意）

BOOT0引脚我通过一个10kΩ电阻下拉到地，确保默认从Flash启动；BOOT1引脚同样通过10kΩ下拉到地。如果你后续要用串口下载或SRAM调试模式，再考虑通过跳线切换，普通项目直接下拉最省心。

复位电路：NRST引脚接一个10kΩ上拉电阻到3.3V，同时再接一个100nF电容到地，构成典型的RC复位。这个配置能提供稳定可靠的上电复位。如果对复位可靠性要求非常高（比如工业环境），可以换用专门的复位监控芯片，比如STM6701或类似型号。AI在回答里通常会把两种方案对比列出来，我的选择标准是：普通学习、DIY项目用RC复位就够，要做产品级设计再上复位芯片。

晶振电路：8MHz主晶振接OSC_IN（PD0）和OSC_OUT（PD1）两个引脚，每个引脚各接一个22pF电容到地。RTC用的32.768kHz晶振接PC14和PC15引脚，同样配两个负载电容。需要说明的是，如果不需要低功耗RTC功能，32.768kHz晶振可以不焊，原理图上预留位置就行。

去耦电容的放置：每个VDD引脚旁边放一个100nF电容，一端接VDD，一端接GND。在原理图上我习惯把电容符号紧挨着MCU的电源引脚放，这样PCB布局时自然会把它们安排在芯片周边。如果有条件，再在电源入口处放一个4.7uF~10uF的大容量电容做低频储能，配合每个引脚旁的100nF高频去耦，组成双级滤波。

3.4 第四步：DRC检查与封装确认

连线完成后，在立创EDA里执行"设计→设计规则检查"（DRC，Design Rule Check）。这一步能自动筛出不少低级错误——悬空引脚、重复网络名、元件重叠、漏连的电源引脚等。

我的经验是，DRC查出来的错误按严重程度分两类：一类是"真的错误"，比如有个引脚没连上、网络标签拼写不一致；另一类是"规则本身报的警告"，比如某些元件距离过近、文本标注重叠，这类对原理图功能没影响，但最好也顺手清理干净，保持图纸整洁。

DRC通过后，别急着高兴，还有一步我几乎每次都会做：打开MCU的封装图，逐个引脚对照数据手册再确认一遍。在立创EDA里双击MCU符号，进入封装编辑器，或者直接在原理图中查看封装引脚图，比对LQFP48的引脚1位置、电源引脚编号、晶振引脚编号。这一关过完，原理图基本就可以拿去打样了。

整个过程走下来，从整理BOM到DRC通过，熟练之后大概半小时到一小时能搞定一块最小系统板。第一次操作慢一点正常，我第一块板子光核对引脚就花了一个晚上，后面熟了速度就上来了。

4. 常见翻车现场与排查技巧实录

画图过程中翻车不可怕，怕的是不知道往哪查。我把这段时间遇到的典型问题攒了一份速查表，每个都附上排查思路，这部分内容建议你收藏一下，真出问题时对着查。

4.1 AI给错引脚号、引脚名怎么办

AI生成引脚分配表时，最容易出的错是把PA和PB搞混、或是把某个引脚编号写错。这种错特别坑，因为原理图在软件里是能通过的，DRC也不会报错，等到样板焊好、程序下载后引脚没反应，才追悔莫及。

我的防护办法是双保险：第一，在2.2节提示词里就要求AI"输出引脚分配表时以STM32F103C8T6数据手册为准"，并明确要求它写出"引脚号、引脚名、功能"三列，缺一不可；第二，拿到分配表后，我在立创EDA的元件符号上对应位置做标注——不是改封装，而是在原理图上加文本注释，把关键信号名标在芯片周围，等全部画完后，再拿数据手册的引脚图对照注释逐项检查一次。

如果你用的不是F103C8T6而是其他型号，这一步尤其重要——不同型号的引脚排布差异很大，AI背错资料的几率更高。

4.2 晶振电路不上电起振

晶振不起振是STM32板子最常见的故障之一。现象往往是：程序烧不进去、调试器连接不上、下载时报"Target not found"。排查顺序我建议这样来：

先量电源。VDD引脚有没有3.3V、GND有没有接好，这是最基础也最容易漏的。然后用示波器或逻辑分析仪看OSC_IN引脚有没有振荡波形，没有示波器的话，可以量OSC_IN和OSC_OUT之间的电压差，正常时应该能看到大约1V左右的直流偏置差异，这代表内部反相器在正常放大状态。

如果确认元件焊得没问题、电源也正常，但晶振就是不起振，大概率是负载电容取值不对或者晶振质量不佳。我遇到过一批某品牌的8MHz晶振，标称负载电容是12pF，我按惯用的22pF电容配，结果整批起振困难。换成15pF后问题消失。这就是为什么要自己算一遍负载电容、并且尽量从正规渠道买晶振，而不是囤一堆来路不明的散装货。

另一个容易被忽略的坑：OSC_IN和OSC_OUT两个引脚不要接反。这个错误在新手里挺常见，AI给的连接表偶尔也会把这两个引脚标反。对照数据手册的引脚图核对一遍就好。

4.3 封装与实物对不上

这个问题在直接从AI给的BOM进立创EDA搜索元件时特别容易出现。比如立创EDA元件库里的"STM32F103C8T6"有时会匹配到带不同后缀的封装变体，也可能是商城里的一个具体料号，但不一定是你想要的LQFP48。

解决办法只有一条：在放置元件前，双击进入封装预览，仔细检查封装尺寸图，跟实物规格书对一遍。重点看引脚数量、引脚间距、丝印框大小。我吃过一次亏：画一块板子时，MCU封装选成了LQFP48但焊盘尺寸偏小，制板回来焊接时引脚之间总是连锡，折腾了老半天才怀疑到封装上，一量才发现焊盘比标准小了一圈。从那以后，凡是要贴片焊接的关键元件，我都先做一次"封装尺寸三确认"：看库里的封装图、量数据手册里的封装尺寸建议、再比一下商城详情页的实物照片。

如果你用的元器件在立创EDA里找不到现成封装，可以选择"去立创商城查找"或"新建封装"。在"新建封装"时要按数据手册的推荐焊盘尺寸画，注意别把丝印层搞得太小，留足焊接余量。

4.4 接地与回流问题：星型接地在原理图阶段就要规划

"星型接地"这个说法最近被讨论得比较多，尤其是涉及模拟电路和数字电路混合时。其实它的核心思想很简单：模拟信号的地和数字信号的地尽量在一点汇聚，避免数字噪声通过地平面串扰到模拟部分。

回到这块STM32最小系统板，ADC采集就是典型的模拟功能。我推荐在原理图阶段就做如下处理：模拟区域的GND网络命名成AGND，数字区域命名成GND，两者在PCB上通过一个0Ω电阻或磁珠单点连接。如果ADC精度要求不高，直接用同一种地也可以，但为了给后续扩展留余地，我建议从一开始就把AGND分离出来。

倒不是说星型接地有多玄妙，它背后的物理逻辑是：地线有阻抗，大动态电流流过地线时会产生压降，模拟采集电路如果跟数字电流共用一段地，采样结果就会跟着数字噪声抖动。你只要理解了这一点，就能理解为什么很多高精度ADC应用都强调"模拟地独立"。

4.5 立创EDA常见操作卡点

最后补几个我频繁被问到的小卡点：

问题1：标准版和专业版工程互打不开。前面提过，这里再强调一次。如果你决定从标准版迁移到专业版，最稳妥的方式是重建工程，而不是指望自动转换格式。

问题2：导出BOM时元件和封装丢失。在立创EDA里导出BOM前，先去"设计→原理图检查"，把缺失封装的警告清掉。很多无源器件如果是从"常用库"而不是"元件库"放的，可能没有绑定封装。绑定封装的方法是：选中元件→右侧属性面板→封装→点击"添加/编辑"。

问题3：DRC报了"电源引脚未连接"。这个通常是网络标号拼写问题。比如MCU的VDD引脚网络名写成了"3V3"，而电源输出网络名写的是"VDD_3V3"，两边对不上，DRC自然认为没连。统一网络命名规范能少很多这类问题，我个人固定用VDD_3V3和GND，所有元件都遵循这个命名。

问题4：PCB阶段发现原理图某根线没连上。出现这种情况，多数不是摆放问题，而是网络标签被误删或改了名字。排查时用DRC外加"高亮网络"功能，在原理图里搜索一个网络名，能看到所有连接点，一眼就能找出断点。

5. 最后分享几条个人心得

画了几块板子之后，我最深的体会是：AI辅助设计能不能提高效率，不取决于AI本身有多强，而取决于你有多会"给它框范围"。你把校验路径设计得越清晰，AI的输出就越能无缝接入你的流程。凭感觉随手让AI"给个原理图"，得到的往往是看起来唬人、实际不能用的东西；把提示词写成分步要求的"需求说明书"，再配合对数据手册的逐项核对，这套组合拳才是真正能提效的地方。

另外，第一次画STM32原理图的朋友，建议别一上来就追求"做得全"——别把一个大型项目的所有功能模块都塞进第一版。先把最小系统跑通，下载程序、点灯、跑一个串口打印，再逐步扩展传感器、通信、执行器模块。我见过太多人第一版就画了超大板子，结果调试时连最小系统是否正常都分不清。小步快跑，在这个领域同样适用。

如果你按这套流程把板子画出来，打样焊接好后，下载一个GPIO翻转程序，用逻辑分析仪看引脚波形，一切正常——那恭喜你，你已经掌握了STM32硬件设计里最核心的一环。后续不管是做四轴、做鱼缸控制、做数字电源，底层都是这套东西打底。希望这篇能帮你少踩几个坑，把时间花在更有趣的应用开发上。