企业官网建设流程全解析

简介：这份模拟乘法电路设计报告面向电子工程、模拟电路课程的学习者与设计人员，围绕如何用运算放大器构建对数-指数型模拟乘法器展开，解决正信号一象限乘法运算的电路实现与误差分析问题。资源包内含1个doc文档，约839KB，内容涵盖对数电路、反相加法电路、指数电路三部分原理推导，以及基于Multisim的完整仿真电路实例。报告从晶体管PN结伏安特性出发，说明“化加为乘”的设计思路，并重点讨论Is与UT的温度相关性对运算精度的影响，给出引入固定参考电压Vz与除法电路消除Is误差的改进方向。目前已有133人学习，适合需要理解模拟乘法器原理、完成课程设计或仿真验证的读者参考，可帮助快速掌握电路组成框图、参数选择要点与温度补偿思路。

1. 对数-指数型模拟乘法电路：从“化加为乘”到 Multisim 可复现验证

很多做模拟信号链的人第一次接触模拟乘法器，会下意识去找 AD633 这类集成乘法器芯片，但在课程设计或自研板卡里，用四运放加三只匹配晶体管搭一个对数-指数乘法电路，反而是更能讲清原理、也更容易在 Multisim 里跑通的方案。它的核心思路只有一句话：把乘法拆成“取对数 → 相加 → 取指数”，也就是利用 ln(u1)+ln(u2)=ln(u1·u2) 这条性质，把非线性运算转成运放最擅长的加减法。这份《模拟乘法电路设计报告》讲的正是这条路：对数电路、反相加法电路、指数电路三段级联，输入两路正信号，输出正比于两者乘积。它适合电子、自动化、测控方向做模拟电路课程设计或信号处理入门的读者，也适合已经用过运放但没系统拆过对数/指数电路的工程师。真正动手前要先接受一个反直觉结论：这个电路能不能用，不取决于运放选得多好，而取决于三只晶体管的 Is 是否一致、以及温度漂移有没有被补偿掉。

2. 对数与指数电路的运放建模：虚短虚断怎么推出 Vbe 关系

2.1 晶体管 PN 结的对数伏安特性

对数-指数乘法器的物理基础是双极型晶体管发射结的正向压降与集电极电流成对数关系，工程上常用的近似式是：

Ic ≈ Is · exp(Vbe / UT)

反过来写就是 Vbe = UT · ln(Ic / Is)。其中 Is 是反向饱和电流，对温度极其敏感，大约每升高 10℃ 就翻一倍；UT = kT/q 是热电压，室温 300K 时约 26mV。这两个量都带温度，所以后面所有误差几乎都从它们身上来。理解这一点，比记住电路图更重要：对数电路和指数电路本质上是同一个 PN 结方程的两种用法，一个把电流压成电压，一个把电压还原成电流。

2.2 对数电路：把反馈支路换成晶体管

对数电路的常见做法是把运放的反馈电阻换成一只 NPN 晶体管，基极接地、集电极接虚地、发射极接输出。利用运放“虚短”有反相输入端电位为 0，“虚断”有输入电流全部流过晶体管，于是：

Ic = u1 / R1 Vbe = UT · ln(u1 / (R1 · Is))

输出 uo 与 ln(u1) 成正比，但带一个 −UT·ln(R1·Is) 的常数项。这个常数项就是误差来源。设计时 R1 一般取 1kΩ 到 10kΩ，太小会让晶体管进入大电流区偏离对数律，太大则输入偏置电流的影响被放大。我一般先用 1kΩ 试，再看仿真里对数段的线性范围够不够。

2.3 反相加法电路：R 匹配决定“化加为乘”是否成立

两路对数输出要相加，用标准反相加法电路即可。当 R1=R2=R 时，输出等于两输入之和取反：

u2A = −(u4A + u1A)

这里的关键不是运放，而是电阻匹配。R1 与 R2 只要差 1%，两路对数信号的权重就不等，最终乘积就会带上一个固定比例误差。实际搭板时建议用 0.1% 精度的金属膜电阻，Multisim 里则可以把两个电阻设成同一个参数变量，避免手改出错。

2.4 指数电路：把对数电路反过来接

指数电路把晶体管放到运放输入端，反馈用电阻。输入电压加在基极，集电极接虚地，于是集电极电流按指数规律变化，再经反馈电阻转成电压：

uo = −R · Is · exp(u2A / UT)

把三段串起来，Is 和 UT 在理论上会部分抵消，最终 uo ∝ u1·u2 / (R·Is)。注意分母里还留着 Is，这就是报告里反复强调的温度误差根源，也是后面要引入参考电压 Vz 做除法补偿的原因。

提示：三只晶体管必须同型号、同批次，最好用同一封装内的匹配对管，否则 Is 不一致会直接破坏对数相加的对称性。

3. Multisim 里搭三段级联电路：元件选型与仿真参数设置

3.1 运放与晶体管选型

Multisim 主数据库里运放型号很多，做这个电路不必追求低失调的高端型号，但要保证四路运放增益足够、输入偏置电流小。常见做法是用 LM324 或 TL084 这类通用四运放，前者单电源方便，后者输入阻抗高、偏置电流小，更适合对数电路这种高阻抗节点。晶体管选 2N3904 或 BC547 即可，关键是三只型号一致。如果 Multisim 提示“主数据库无法访问”或“访问数据库发生错误”，通常是数据库路径或权限问题，重装或修复数据库即可，不影响电路本身设计。

3.2 逐级搭建与节点命名

建议按信号流向逐级搭，不要一次画完。先搭 U1A 对数级，输入接直流源 u1，用探针看输出是否随 ln(u1) 变化；再搭 U4A 第二对数级；然后接 U2A 加法级；最后接 U3A 指数级。节点命名保持和报告一致（u1、u2、u4A、u1A、u2A），方便对照公式排查。每级之间加一个电压探针，出问题时能立刻定位是哪一级先偏。

3.3 直流扫描验证对数律

对数级搭好后，用 Multisim 的 DC Sweep 分析验证。设置扫描源为 u1，范围 0.1V 到 5V，观察输出。理想情况下输出应与 ln(u1) 成线性。下面是用 Python 对仿真数据做线性拟合的示例，用来判断对数段是否落在有效区间：

import numpy as np # u1: 输入电压扫描点, uo: Multisim 导出的对数级输出电压 u1 = np.array([0.1, 0.2, 0.5, 1.0, 2.0, 5.0]) uo = np.array([-0.62, -0.44, -0.20, 0.00, 0.19, 0.44]) # 对 ln(u1) 做一次线性拟合, 斜率应接近 -UT x = np.log(u1) k, b = np.polyfit(x, uo, 1) print("斜率 k =", k, " 截距 b =", b)

拟合斜率理论上接近 −UT（约 −0.026），截距对应 −UT·ln(R1·Is)。如果斜率偏离太多，说明晶体管工作点不对；如果截距漂移大，就是 Is 温漂在作怪。这段代码的作用是把“看起来像对数”变成可量化的判断，避免只靠肉眼。

3.4 瞬态仿真看乘法结果

两级对数加加法加指数全部接好后，做瞬态分析：u1 设为 1V 直流，u2 设为 1kHz、1V 幅值的正弦，输出应是同频正弦，幅值正比于 u1。把 u1 改成 2V，输出幅值应翻倍。这一步是验证“乘法”是否成立的最直接手段。Multisim 里如果仿真速度慢，可以在 Simulate → Analyses and Simulation 里调大最大时间步长，或减少绘图点数。

注意：指数级输出很容易饱和，反馈电阻 R 不要取太大，1kΩ 起步，必要时在运放负反馈并一只小电容抑制高频自激，但报告里也提到这对 Is 温漂基本无效。

4. 温度漂移与 Is 消除：从仿真误差到除法补偿

4.1 复现 Is 引起的输出误差

报告里最关键的一张图，是相同输入在不同时刻仿真输出不一致。要复现这个现象，可以在 Multisim 里给晶体管加温度参数扫描，或直接改 Is 模型值。做法是双击晶体管 → Edit Model，把 IS 从默认值改成 2 倍，再跑一次瞬态，观察输出幅值变化。你会发现输入没变，输出却变了，这就是 Is 温漂的直接体现。很多同学仿真时忽略这一步，结果实物一上电就发现输出飘，其实是同一个问题。

4.2 负反馈加电容为什么效果有限

报告里尝试在运放负反馈加电容增加稳定性，但效果不明显。原因在于电容只改变频率响应，抑制的是高频自激，而 Is 是直流和低频量，属于静态工作点漂移，电容对它无能为力。这个区分很重要：稳定性问题和精度问题是两回事，前者靠补偿网络，后者靠对称结构和参考补偿。

4.3 引入参考电压 Vz 做除法补偿

消除 Is 的常见思路是引入一路同样经过对数-指数通路的固定参考电压 Vz，让乘法结果与 Vz 相除。因为 Vz 通路里也含 Is，相除时 Is 被约掉。实现上可以在指数级后再加一级除法电路，或直接用对数域相减：ln(u1)+ln(u2)−ln(Vz)=ln(u1·u2/Vz)。这样输出就与 Is 无关，只与 Vz 和电阻匹配有关。Vz 一般取 1V 或 10V 的基准源，要求本身稳定。

# 若用外部基准源芯片, 常见接法(以 1V 基准为例) # Vz 输出接对数级输入电阻, 与 u1、u2 对数支路共用同一 R # 保证三路对数级晶体管同型号同批次

这段不是代码而是接线约定，核心是让 Vz 走一条和 u1、u2 完全对称的对数支路，否则 Is 约不掉。参数上，Vz 支路的输入电阻要和 u1、u2 支路一致，晶体管也要匹配。

4.4 误差验证与调参顺序

调参顺序建议：先保证三只晶体管 Is 一致，再调电阻匹配，最后加 Vz 补偿。验证时固定 u1、u2，扫温度从 0℃ 到 50℃，看输出漂移量。如果加 Vz 后漂移从百分之几降到千分之几，说明补偿生效。若仍漂移大，优先查晶体管是否真的匹配，而不是继续加补偿电路。

5. 从仿真到实物：对数乘法电路的验证技巧与边界

把仿真跑通只是第一步，实物验证时最容易翻车的地方是晶体管匹配和接地。我一般会先用万用表测三只晶体管的 Vbe 是否在相同电流下一致，差超过 2mV 就换。然后上电先不接输入，测各级静态工作点，确认运放输出没有贴到电源轨。验证乘法关系时，不要一上来就加正弦，先用两路直流：u1 从 0.5V 扫到 2V，u2 固定 1V，记录输出，画 uo 对 u1 的曲线，理想是过原点直线。再交换 u1、u2 重复一次，看是否对称。这个“直流对扫”方法比直接看波形更能暴露比例误差。

一个具体技巧是：在指数级输出后加一级电压跟随器再测量，避免示波器探头负载影响反馈节点。另外，对数电路的有效输入范围通常只有一两个数量级，输入低于 0.1V 时对数律明显偏离，高于几伏时晶体管进入大电流区也会失真，所以设计时要先明确输入信号范围，再定 R 和 Vz。如果要做两象限或四象限乘法，这个单象限对数-指数结构就不够了，需要改用变跨导型或集成乘法器，这是它的边界。最后，Multisim 里所有分析做完后，把关键节点数据导出成 CSV，用前面那段 Python 拟合脚本复核一遍，比只看仿真图靠谱得多。

本文还有配套的精品资源，点击获取