企业官网建设流程全解析

1. 算力狂奔下，电互连的“物理极限”在哪里

1.1 AI集群的真实瓶颈：不是GPU不够快，而是数据运不出去

做AI基础设施的人这两年都有一个非常直接的感受：GPU的算力在翻着倍涨，但系统里的数据传输链路越来越像一根被拼命拉长的皮筋。2023年前后，一张训练卡上的HBM带宽动辄几个TB/s，交换芯片的交换容量从25.6T爬到51.2T甚至更高，但芯片和芯片之间的互连带宽，却还卡在几百G到1.6T这个量级上。差距不是两倍三倍，而是几十倍。

这个差距带来了一个非常反直觉的现象：在大规模AI训练集群里，真正限制整机训练效率的，往往不是单卡算力，而是“数据能不能及时送到对的地方”。以多卡并行训练为例，每次梯度同步都要把几十上百GB的中间数据在节点之间倒腾一遍。如果互连带宽不够，GPU就算算得再快，也只能干等着数据从网线、光缆、PCB走线里慢慢爬过来。业内管这个叫“通信墙”或者“I/O墙”，它和算力墙、功耗墙并称AI基础设施的三大拦路虎。

在这个背景下，光互连成了绕不开的答案。高速率、长距离、低损耗，光纤在传输能力上对铜缆几乎是碾压性的优势。问题在于，光模块怎么和芯片配合，才能把这个优势真正发挥出来。传统方案是“可插拔光模块”，把光模块插在交换机面板上，通过PCB走线和交换芯片通信。这个方案成熟、灵活、坏了能换，过去十几年一直很稳。但在速率推到800G、1.6T之后，它开始撑不住了。

1.2 功耗墙的物理本质：电信号走SerDes就是烧钱

要说清楚CPO为什么会出现，先得理解一个概念：SerDes。SerDes的中文叫串行器/解串器，作用是把芯片里的并行数据转成高速串行信号，送到PCB走线上，另一端的SerDes再接回来。模块之间高速互连的底层，就是一对对SerDes在跑。问题就出在SerDes身上。

电信号在线路上传输，会有损耗。频率越高、距离越长，损耗越严重，信号质量也越差。为了对抗这种损耗，SerDes的发射端要加大驱动电流，接收端要做各种均衡算法，这让SerDes本身的功耗非常大。以56Gbps的SerDes为例，单lane功耗大约在2到4pJ/bit；到了112Gbps，功耗会涨到4到7pJ/bit。什么概念？一个51.2Tbps的交换芯片，如果全部跑满，光SerDes部分就要吃掉大约150到200瓦的功耗。如果再加上可插拔光模块自身的光电转换、DSP、温控功耗，整台交换机的光互连总功耗能到四五百瓦。

在数据中心里，功耗直接换算成电费和散热成本。而且，PCB走线到面板的距离越长，信号衰减越大，SerDes就不得不加大力度去补偿损耗，功耗进一步飙升。这就形成了一个死循环：速率升级、距离变长、SerDes功耗上涨、散热压力变大。做系统设计的人最怕的就是这种“为了补一个坑要挖另一个坑”的连锁反应。

1.3 为什么可插拔方案触到了天花板

可插拔光模块的另一个硬伤，是面板空间和走线密度。交换芯片就那么大的面积，引脚数量有限，能拉的SerDes lane数量也是有限的。要提升带宽，每个lane的速率就得往上提。从56G到112G再到224G，每一代升级，SerDes的功耗和信号完整性压力都成倍增加。

同时，光模块插在面板上，信号要从芯片引脚出发，走一段不短的PCB走线到达连接器，再进入光模块。这段走线在112Gbps甚至224Gbps速率下，对PCB材料的损耗、过孔的残桩、连接器的阻抗连续性都有极高的要求。为了让信号“活”着走到面板，设计师不得不引入重定时器（retimer）做信号中继，这又是一层功耗和成本。业内经常开玩笑说，到了224G这个代际，PCB已经不是在走线了，是在走“玄学”——每一个过孔、每一毫米走线长度都会直接影响系统是否能稳定跑起来。

如果把光模块从面板挪到芯片封装里，把芯片到光引擎之间的高速电互连距离从20到40厘米缩短到几毫米，SerDes的功耗可以大幅度降下来，信号完整性也不那么难做了。这就是CPO（Co-Packaged Optics）——共封装光学技术——最朴素的出发点。它不是一个突然冒出来的黑科技，而是当电互连的物理极限被逼到墙角之后，行业在架构层面的一次必然转向。

2. 共封装不是“把光模块放近一点”：三条核心技术路径拆解

2.1 距离缩短的背后：信号完整性和功耗的连锁收益

很多人把共封装光学简单地理解为“把光模块挪到交换芯片附近”，听起来像是个位置调整，其实完全不是。位置的变化只是表象，真正变化的是整个互连架构的物理层设计逻辑。

传统可插拔方案里，交换芯片和光模块之间隔着：封装基板上的走线→PCB板上几十厘米的高速走线→面板连接器→光模块内部的金手指和驱动电路。这条链路里，每一段都有阻抗不连续点，每一段都在消耗信号质量。到了224Gbps这个代际，业界已经公认FR4级别的板材很难支撑超过5厘米的走线，必须换超低损耗板材、加retimer、做各种无源均衡。这些措施的代价就是成本和功耗双涨。

CPO把光引擎放到交换芯片的同一个封装基板上之后，芯片到光引擎的高速电互连路径缩短到5到10毫米级别。信号在这么短的距离里传输，几乎不用做什么复杂的均衡补偿，SerDes的设计压力骤减，甚至可以减少SerDes的均衡级数。链路简化带来的直接收益是：功耗降低、误码率降低、PCB板材要求降低、系统设计难度下降。我见过不少同行把CPO称作“系统设计的一次还债”，因为过去十几年为了抵消长距离电互连带来的问题，整个行业堆积了太多复杂的补偿机制，现在终于可以从物理层把这个问题根除掉。

2.2 硅光引擎的两种路线：集成激光器与外置激光器

CPO的“光”要靠光引擎来实现。光引擎的核心技术路线目前基本收敛到硅光（Silicon Photonics）方向上，但内部还有一个重要分歧：激光器是集成在硅光芯片上，还是外置。

激光器集成方案（Integrated Laser）是把激光器芯片和硅光调制器、探测器做在同一个封装里，实现“片上光源”。优点是一体化程度高、光路短、可靠性容易控制。问题是激光器本身对温度非常敏感，工作波长会随温度漂移，而CPO封装里，交换芯片在跑满负载时结温往往相当高，激光器在高温环境下的寿命和稳定性会打折扣。

外置激光器方案（External Laser Source，ELS）则把激光器从光引擎里拿出来，做成独立的光源模块，通过光纤或光波导把光“送”进硅光引擎里。硅光芯片上只做调制器、探测器这类无源光器件和部分有源电路。这样做的最大好处是：激光器和交换芯片的热环境解耦，激光器可以放在温度可控的位置，寿命和稳定性好很多；光引擎本身不承载光源，热设计负担小。代价是多了光源模块和光纤耦合的环节，系统复杂度增加，插损控制也更难。

从我接触过的产品规划来看，如今第一代量产级CPO方案里，外置激光器路线明显更受青睐。原因很实际：CPO的初期主要矛盾是保证可靠性和良率，把最娇气的激光器从高密度的封装环境里摘出来，是降低风险最直接的手段。等工艺成熟了，再往片上集成走会顺理成章。

2.3 2.5D封装和3D封装：如何把光引擎“压”到交换芯片旁边

CPO的“共封装”三个字，依赖的是先进封装技术。具体来说，目前主流路线是2.5D封装——交换芯片和光引擎并排放在一个硅中介层（Silicon Interposer）或者有机中介层上，芯片之间通过中介层里的微米级走线互连。之所以叫2.5D，是因为芯片本身是并排放置，没有堆叠，但芯片之间通过中介层实现了高于普通PCB的互连密度。

换到系统层面，这颗芯片加中介层再加多个光引擎，共同组成一个大尺寸封装体。一颗51.2Tbps的交换芯片，配上十几个甚至二十几个光引擎，整个封装体的面积会变得相当可观。业界测算过，CPO封装体的尺寸很可能达到70×70毫米甚至更大，这对封装基板的翘曲控制、热膨胀系数匹配、对准精度，都提出了远超传统芯片封装的要求。

3D封装是更进阶的路线，把光引擎直接堆叠在交换芯片上方，用硅通孔或者混合键合实现垂直互连。好处是互连距离进一步缩短、密度更高、封装面积更小。但散热和工艺难度呈指数级上升，目前还处在研究和预研阶段。行业共识是：2.5D方案是接下来两三年内的主力，3D方案是更远期的方向。做系统集成的人，现在关注2.5D路线的成熟度就够用了。

3. 可插拔、LPO、NPO、CPO的“接力赛”：演进路线与选择逻辑

3.1 四种互连方案的横向对比

我把这几种方案放在一张表里做对比，方便大家直观理解差异。

这张表里最值得关注的是“可维护性”那一列。可插拔方案的光模块坏了，运维人员去机房里把模块拔下来换一个新的就行，几分钟搞定。CPO的光引擎一旦出问题，理论上整颗交换芯片连带封装体都要返厂维修。这在大型数据中心里是运维层面的重大变化，也是很多客户对CPO顾虑最大的地方。

3.2 LPO是“过渡方案”，NPO是CPO的“试金石”

先从LPO说起。LPO的英文是Linear-drive Pluggable Optics，中文叫线性直驱光模块。它的核心思路是：去掉可插拔光模块里的DSP芯片，让交换芯片的SerDes信号直接驱动光模块里的调制器，接收端也直接由光模块里的TIA（跨阻放大器）驱动SerDes接收器。DSP原本负责信号整形、均衡、时钟恢复，去掉之后能省下一大笔功耗和成本，代价是系统互连的误码率和信号完整性要求全部压在SerDes和光模块的线性度上，设计难度大幅增加，链路预算也紧张不少。

LPO的目标是把800G互连的功耗降下来，让传统可插拔架构继续多撑一代。它的意义在于验证了一件事：去掉DSP之后，系统依然可以工作。这为后续CPO打下了很好的基础，因为CPO的高速电信号也一样是没有DSP的“裸信号”，SerDes和光引擎之间的信号完整性设计逻辑高度相似。可以说，做过LPO系统设计的团队，再做CPO会顺利很多。

NPO（Near-Packaged Optics，近封装光学）则是在物理位置上往前迈了一步：把光模块从面板挪到交换机主板上，紧贴着交换芯片的位置。电互连距离从几十厘米缩短到几厘米，但光模块仍然是一个独立封装件，没有和芯片做在同一块封装基板上。NPO的意义是CPO的“实弹演习”——封装体开始变大、热耦合开始出现、测试和维修的方式开始变化，光引擎和芯片的间距已经进入毫米到厘米级。等NPO验证完了，再迈出最后一步，把光引擎正式放进封装里，就是真正的CPO。

3.3 对客户和系统设计者来说，选择逻辑是什么

抛开技术细节，不同方案的取舍本质上是在三个维度上权衡：功耗、成本、可维护性。

功耗方面，CPO优势最明显。系统级对比里，CPO互连功耗要比可插拔方案低30%到50%，在动辄几千台交换机的超大规模数据中心里，省下来的电费相当可观。成本方面，初期CPO的封装和良率成本高，总拥有成本反而可能更贵，但产业链成熟后会有明显下降空间。可维护性方面，CPO目前处于劣势，但对头部云厂商来说，如果整机可靠性做到位了，现场更换的需求并不是不可接受的。

目前行业的主流判断是：未来2到3年，LPO会在800G到1.6T的可插拔市场里吃掉相当大一块份额；CPO会在超大规模数据中心的特定场景里开始小规模部署，主要应用在交换机和AI集群的背板互连中。到了2027到2028年，随着224G SerDes成为主流，CPO的性价比拐点可能会真正到来。对于绝大多数企业用户，现在不需要急着上CPO，但一定要开始关注和储备相关知识，因为下一代数据中心架构里它基本是躲不开的选项。

4. 从设计到量产：CPO真正的“拦路虎”在哪里

4.1 热设计：激光器怕热，芯片更怕热，谁先妥协

CPO量产最大的工程挑战，业内公认是散热。一颗51.2Tbps的交换芯片，典型功耗在300到500瓦之间。光引擎如果集成激光器，工作温度通常要求低于70摄氏度，超过之后波长漂移、功率下降、寿命缩短会接踵而来。交换芯片和激光器挤在同一块封装基板上，意味着整套散热系统必须同时满足两个温度需求。

如果把激光器外置，光引擎本身发热会小很多，热设计的矛盾会缓和一些，但外部光源模块和光纤链路又会带来额外的工程复杂度。而且，封装尺寸变大之后，传统的散热器安装方式也需要重新设计，散热器既要覆盖交换芯片，又要避开光引擎的光纤连接区域，几何空间上的冲突非常明显。

我做系统设计时特别关注的是“热点”问题。芯片的功耗不是均匀分布的，交换芯片的中间区域往往是最高温的地方，而光引擎恰好布置在芯片四周。如果光引擎离芯片太近，会被芯片的热量烤到超过工作温度范围；离太远，电互连距离又变长，信号完整性的优势就会被稀释。这个“距离和温度”的平衡点，是每个CPO封装设计都要反复迭代的课题。

4.2 良率和可测试性：光引擎坏了，到底怎么办

可插拔光模块时代，测试是分开做的：模块出厂前在厂家测好，交换机出厂前在设备商那里测好，现场用可插拔的方式接上就算完成。CPO把光引擎和芯片封装在一起之后，测试链条完全变了。

芯片代工厂要测试晶圆上的光电芯片，封装厂要测试封装完成后的整体光电器件，交换机厂商还要在系统级再做一次光性能测试。每一道测试的复杂度都远高于传统封装。更麻烦的是“故障域”的问题：光引擎的故障是随机的，如果一颗交换芯片配了16个光引擎，其中1个坏了，理论上整颗芯片就废了。如果这个概率是1%，那16个光引擎全好的概率大约是85%，说明有15%的封装体要面临返工或报废。光引擎越多，良率挑战越大。

解决办法有几个方向。一个是在封装内部做冗余设计，多留一两个备用光引擎或者备用通道，故障时动态切换。另一个是在测试策略上做文章，用小芯片（chiplet）的方式先把每个光引擎单独测好再封装，把“封装后才知道好坏”变成“封装前就知道好坏”。这些措施会增加设计和制造成本，但为了可制造性，这笔钱必须花。

4.3 产业链重塑：从“买模块”到“买晶圆+封装+光引擎”

CPO带来的不只是技术变化，还有整个产业链格局的重塑。过去光通信产业链里，光模块厂商是核心角色，负责从光芯片到模块成品的整体制造，然后卖给设备商。CPO出现后，光引擎变成了和交换芯片一样需要先进封装工艺的“半导体器件”，产业链的话语权开始向芯片设计公司、晶圆代工厂和封装测试厂倾斜。

光模块厂商如果想继续留在牌桌上，就得转型做“光引擎组件”供应商，把自己从模块制造商变成半导体供应链上的一环。芯片厂商则要开始理解光学参数，学会在封装里处理光纤耦合和光功率预算。晶圆厂和封测厂以前不怎么碰光，现在也要建专门的硅光测试产线。每家公司都在快速学习别人的领域，整个链条的协作模式相比传统光通信发生了根本性的变化。

对系统集成者来说，最直观的感受是供应链变复杂了。以前谈一个可插拔光模块的规格书，页数再多也就几十页；现在一颗CPO封装体的规格书，光是热、光、电、机械各个维度的要求和测试方法，就能写出一本手册。跨学科协作成为常态，做电的要做光学仿真，做光的要理解芯片功耗，做热的还要懂光纤布线——这正是CPO项目推进起来比传统项目慢很多的原因之一。

5. 评估CPO方案时，我实际关注过的几个关键点

5.1 功耗数字，一定要看系统级而非芯片级

不少CPO厂商宣传时会给出极具吸引力的功耗对比图，比如“单bit功耗比可插拔方案降低50%”。但这里有个容易被忽略的坑：芯片级的功耗对比，和系统级的功耗对比，结论差别很大。CPO把光引擎功耗省下来了，但外置激光器要做温控，光纤布放增加了机柜内气流的阻力，散热系统可能要加大风扇转速，这些都会吃掉一部分功耗收益。

我在评估方案时，通常会要求厂商提供“整机满载功耗”数据，而不是单看某个组件的功耗。一颗51.2T交换机，用可插拔方案整机功耗可能到1000瓦以上，用CPO方案可能能压到700瓦左右，但ELSO（外部光源单元）的功耗大约50到100瓦也要算进去，散热系统为了维持封装体内光引擎的温度，可能还需要额外的制冷功耗。算完总账再决定值不值得换，才不会被宣传数字带着走。

5.2 可靠性数字，要问清“故障域”和“维修策略”

CPO的光引擎不可现场更换这件事，是绕不开的坎。评估时不能只看厂商给的MTBF（平均无故障时间）数字，更要问清楚：如果封装体失效了，整机替换的服务SLA是什么？返修周期多久？有没有备件机制？

我见过一个比较合理的方案是模块化的CPO交换板卡设计：CPO封装体本身不能现场维修，但整块板卡可以快速拔出替换，故障板卡返厂拆解后，光引擎和交换芯片甚至可以分别回收利用。这种设计思路把“不可维护”的粒度从系统级降到了板卡级，运维压力小了很多。采购CPO设备时，“板卡级可替换性”这项能力，我会建议作为必选项来看。

5.3 整机布线方式变革：光纤数量是传统方案的好几倍

CPO方案里，光引擎周围要排列大量光纤，通常是MPO/MTP连接器或者光缆带，每根光纤对应一个通道。一颗51.2T交换芯片，如果用100G/lane的通道密度，可能需要512根光纤，再乘以备份或分叉结构，数量相当可观。传统可插拔方案的光纤都从面板走，理线架、配线架都比较成熟；CPO方案的光纤从主板上走，怎么布线、怎么管理、怎么防止光纤弯折半径过小影响性能，都成了实际的工程问题。

另外，现场维护光纤也是头疼事。传统可插拔模块前面板有导引槽，插错位置不容易发生；CPO封装的内部光纤一旦在运输或安装过程中被碰伤，光功率就会下降，而检测和处理这种内部光纤问题，比换个模块麻烦得多。厂商如果不能在包装、运输、安装环节做足保护设计，客户现场就会很痛苦。这些细节看起来不起眼，但实际部署时都是决定项目成败的关键。

5.4 个人判断：CPO的落地节奏，取决于“谁会先扛不住”

我的观察是，CPO的落地节奏不是由技术成熟度单方面决定的，而是由“谁在现有方案里先扛不住”推动的。可插拔方案还能撑的年代，厂商没有动力换架构。但AI集群的带宽需求增速大家已经看到了，单集群从万卡向十万卡、百万卡规模演进时，互连功耗和空间成本会膨胀到难以接受的程度，那个时候CPO就是刚需而不是选项。

现在最积极的其实是做超大规模数据中心的云厂商，他们自研交换芯片和光引擎，愿意用功耗换总拥有成本的节省。传统设备和光模块厂商被倒逼着跟进，芯片封装代工厂则在扩建硅光产线。整个产业链的动作已经在加速。技术上，CPO的大方向毫无悬念；工程上，它还需要几代产品的迭代来把良率、成本和运维问题打磨到位。

我自己在跟踪这些方案时的体会是：CPO不是某个单点技术的胜利，它代表的是“以封装为中心”的系统设计思路，取代了“以板卡为中心”的传统架构。这种范式转移，不会在一两年内完成，但方向已经很清楚。现在开始做技术储备、测试验证和人才团队的搭建，等到大规模部署窗口期到来时，才不至于临时抱佛脚。光互连的底层逻辑正在被重写，提前看懂的人，会在下一轮基础设施升级里占得先机。