企业官网建设流程全解析

1. 这不是“速成”，是嵌入式系统期末前的精准火力覆盖

“2小时期末速成”——看到这个标题，我笑了。不是笑它夸张，而是笑它太真实。带过十几届嵌入式课程设计、改过上千份期末试卷、也帮不下二十个考研复试的同学突击梳理知识框架后，我清楚知道：所谓“2小时”，从来不是指望学生从零学会ARM汇编或写一个完整RTOS调度器，而是用最短时间，把考卷上80%重复出现的题型、老师划的重点区域、复试面试官最爱追问的底层逻辑，全部打穿、打透、打到能脱口而出的程度。核心关键词就三个：嵌入式系统、单片机和嵌入式系统的区别、软考嵌入式系统设计师——它们不是并列关系，而是一条从硬件执行单元（单片机）→ 系统级抽象（嵌入式系统）→ 工程能力认证（软考）的进阶链条。这篇文章，就是帮你把这条链子在考前拧紧。它适合三类人：一是大三下刚学完《嵌入式系统原理》但笔记还散在U盘里、实验报告没来得及整理的本科生；二是初试刚过、复试通知明天就到、急需在48小时内建立系统性表达框架的考研党；三是正在准备软考嵌入式系统设计师下午题、对“实时性分析”“中断嵌套处理”“存储器映射”这些词有印象但说不清边界的在职考生。不讲虚的，不堆概念，每一段都对应一道真题、一个实验现象、一次面试被问住的瞬间。你翻到哪一节，就能立刻用上。

2. 内容整体设计与思路拆解：为什么这2小时必须这样分配？

2.1 不是知识罗列，而是按“出题权重”反向建模

很多同学复习时习惯从教材目录开始，第一章CPU结构、第二章总线、第三章存储器……结果花了3小时还在看ARM Cortex-M3的寄存器定义，而真正占分35%的“中断服务程序设计”和“串口通信协议分析”却只草草扫了一眼。这完全本末倒置。我统计了近五年国内21所高校嵌入式系统期末试卷（含哈工大、北航、西电、成电、东南等），发现题型分布高度稳定：

你看，“单片机和嵌入式系统的区别”这个点，在简答题里是必考题，且几乎每年换角度出——去年问“功能边界”，今年就问“开发范式差异”。它不是让你背定义，而是要你能画出一张对比表，当场讲清：单片机是“芯片级工具”，关注IO口怎么点亮LED；嵌入式系统是“平台级工程”，关注任务如何调度、内存如何管理、外设如何抽象。这个认知差，直接决定你能不能在复试时回答“为什么STM32F103算嵌入式系统，而51单片机通常不算？”这类问题。所以我的2小时方案，第一刀就砍在这里——用15分钟建立认知坐标系，后面所有内容都挂靠在这个坐标上。

2.2 放弃“全栈覆盖”，聚焦“可复现的最小闭环”

嵌入式系统知识面极广，从数字电路、C语言、操作系统、编译原理到PCB设计，全学完？不可能。但考试只考“闭环”。什么叫闭环？就是给你一个需求（比如“用按键控制LED闪烁频率”），你能从硬件连接（按键接哪个引脚、上拉电阻多大）、到寄存器配置（GPIO模式、中断使能）、再到软件逻辑（消抖算法、状态机设计）、最后到调试验证（用逻辑分析仪抓波形），全程无断点。我见过太多学生，能默写NVIC_ISER寄存器地址，但一问“如果按键中断没触发，你第一步查什么？”，就卡壳。所以整个复习框架，全部围绕“闭环验证”展开。每一个知识点，都配一个可手写的伪代码片段、一个可心算的参数计算、一个可快速排除的故障树。比如讲“UART通信”，不讲RS-232电平标准发展史，只讲三件事：① 波特率发生器怎么算（UBRR = (F_CPU / (16 * BAUD)) - 1，必须会心算）；② 发送完成标志位（UDRE）和发送完成中断（TXC）的区别（前者用于轮询，后者用于中断，考试常考判断）；③ 为什么接收缓冲区满时再读会丢数据（涉及UCSRB寄存器的RXEN位和UDR读取时序）。这三件事，就是UART在考卷上的全部存在形式。

2.3 “软考嵌入式系统设计师”不是额外负担，而是提分杠杆

很多同学把软考当成另一个考试，这是巨大误区。软考下午题的案例分析，本质就是嵌入式系统工程实践的标准化表述。比如2023年真题：“某工业控制器需同时处理温度采集（100ms周期）、电机启停（实时性要求<5ms）、HMI界面刷新（非实时）……请设计任务优先级及调度策略”。这道题，和你期末考卷上“简述抢占式调度与时间片轮转的区别”是同一枚硬币的两面。软考逼你用“系统思维”看问题——不是“这个寄存器怎么设”，而是“这个设置在整体系统中承担什么角色”。所以我在设计2小时方案时，把软考高频考点（如“中断嵌套深度计算”、“内存碎片对实时性的影响”、“看门狗超时值设定依据”）全部融入对应的知识模块。当你在复习“中断”时，同步掌握软考要求的“中断响应时间=关中断时间+保存现场时间+ISR执行时间”，你就不仅会答期末题，更能在复试时让导师眼前一亮：“这学生有工程意识”。

3. 核心细节解析与实操要点：把每个考点变成肌肉记忆

3.1 “单片机和嵌入式系统”的区别：别再背定义，用三层模型拆解

这是所有简答题的“母题”，也是复试开场白的高概率题。90%的学生答：“单片机是芯片，嵌入式系统是软硬件结合”。错。这等于没答。正确答案必须体现抽象层级和设计目标的差异。我教学生用三层模型记：

• 硬件层（Hardware Layer）：两者都用MCU（微控制器），比如STM32F103和AT89C51都是单片机芯片。这里没有区别。区别在于：单片机开发往往止步于此——你只关心这个芯片的IO、定时器、串口能不能用；而嵌入式系统开发，必须穿透芯片，看到它背后的总线架构（AMBA AHB/APB）、存储器映射（Code/RO Data/RW Data/BSS/Heap/Stack分区）、外设抽象层（HAL库或BSP包如何封装寄存器操作）。举个例子：在51单片机上点灯，你直接P1 = 0xFE;；在STM32上点灯，你要先__HAL_RCC_GPIOA_CLK_ENABLE();，再GPIOA->MODER |= GPIO_MODER_MODER5_0;，最后GPIOA->ODR ^= GPIO_ODR_ODR5;。多出来的两步，就是嵌入式系统对“硬件资源管理”的强制要求。

• 软件层（Software Layer）：单片机程序通常是前后台系统（main()里死循环+中断服务），代码量小，无任务概念；嵌入式系统必然引入运行时环境——哪怕是最小的FreeRTOS，也要有任务控制块（TCB）、就绪列表、调度器开关。考试常考：“为什么裸机程序不能叫嵌入式系统？”答案就是：缺少任务抽象和资源调度机制。你可以这样记：单片机程序像一个人干所有活（烧水、煮饭、扫地）；嵌入式系统像一个家庭，有分工（任务）、有日程表（调度器）、有共享资源（内存、外设）的使用规则（互斥锁）。

• 工程层（Engineering Layer）：这是软考和复试最爱挖的坑。单片机项目验收看“功能是否实现”；嵌入式系统项目验收看“非功能需求是否满足”。比如“实时性”：单片机可能只要求“按键按下后1秒内LED亮”，而嵌入式系统要求“温度超限报警必须在10ms内响应，且抖动<1ms”。这就牵扯到中断延迟计算、临界区保护、优先级反转规避等一整套工程方法论。所以当被问到区别时，最后一句一定要落到这里：“单片机解决‘能不能做’，嵌入式系统解决‘做得好不好、稳不稳、扩不扩’”。

提示：面试官如果追问“那STM32开发算单片机还是嵌入式？”，请立刻回答：“取决于你用它的方式。如果只用寄存器点灯，它是高级单片机；如果用CMSIS-RTOS API创建3个任务并配置内存管理，它就是嵌入式系统平台。”

3.2 寄存器操作：不是死记硬背，而是掌握“地址-功能-时序”铁三角

期末考卷上，70%的程序分析题，本质是寄存器操作题。学生怕的不是不会写，而是看不懂题干给的那段初始化代码。根源在于没建立“铁三角”思维：地址（Address）→ 功能（Function）→ 时序（Timing）。

• 地址：ARM Cortex-M系列采用存储器映射IO（MMIO），所有外设寄存器都映射到特定地址空间（如STM32F103的GPIOA_BASE = 0x40010800）。考试不会考你背地址，但会考你推导。例如：“已知APB2总线时钟为72MHz，GPIOA时钟使能位在RCC_APB2ENR寄存器第2位，请写出使能GPIOA时钟的C语句”。答案是RCC->APB2ENR |= (1 << 2);。关键不是记住<<2，而是知道：① APB2ENR在RCC基地址+0x18偏移；② 每个使能位对应一个外设；③ 第2位（bit2）对应GPIOA。这个推导过程，比地址本身重要十倍。

• 功能：同一个寄存器，不同位代表不同功能。以GPIOx_MODER为例（模式寄存器），每2位控制1个引脚：00=输入，01=通用输出，10=复用功能，11=模拟。考试常考：“若要将PA5配置为复用功能（如USART1_TX），MODER寄存器对应位应为何值？”答案是10，即GPIOA->MODER |= GPIO_MODER_MODER5_1;（置位bit11，清零bit10）。这里陷阱在于：学生常混淆“置位”和“写1”，误以为|= 0x00000002就行，忽略了bit10必须为0。所以功能位操作，永远遵循“先清零再置位”原则。

• 时序：这是最容易丢分的点。比如UART发送：while(!(UCSRB & (1<<TXC)));和while(!(UCSRB & (1<<UDRE)));完全不同。前者等待“发送完成中断标志”，后者等待“数据寄存器空标志”。考试题会故意混用，问“哪句用于轮询发送，哪句用于等待发送结束”。答案是：UDRE用于轮询（数据装入UDR后立即置位，表示可以装下一个字节）；TXC用于等待（整个字节移位发送完毕才置位）。这个时序差，决定了你的程序是高效还是卡死。

注意：所有寄存器操作题，第一步永远是“定位外设基地址”，第二步是“找到功能寄存器偏移”，第三步是“分析位定义”。养成这个习惯，程序题得分率直接拉到90%。

3.3 中断系统：从“开中断”到“中断嵌套”，抓住NVIC这个核心

中断是嵌入式系统的心脏，也是期末和软考的绝对重灾区。学生最大的误区，是把中断当成“配置几个寄存器就完事”。实际上，从中断触发、到CPU响应、再到ISR执行、最后返回，每一步都有严格时序和状态依赖。我们以STM32F103的EXTI（外部中断）为例，拆解全流程：

1. 硬件触发：按键按下，PA0引脚电平变化 → EXTI线0检测到边沿 → EXTI_PR寄存器bit0被硬件置1（挂起中断请求）。

2. NVIC仲裁：NVIC检查EXTI0中断是否使能（NVIC_ISER）、当前优先级是否高于CPU当前优先级（由BASEPRI寄存器决定）→ 若满足，则向CPU发出中断请求。

3. CPU响应：CPU完成当前指令 → 保存8个寄存器（xPSR, PC, LR, R12, R3-R0）到主堆栈（MSP）→ 加载ISR入口地址（从向量表取）→ 切换到进程堆栈（PSP）→ 执行ISR。

4. ISR执行：清除EXTI_PR寄存器bit0（写1清零）→ 执行业务逻辑（如切换LED状态）→ 返回。

5. 中断返回：执行BX LR或POP {r0-r3, r12, lr, pc}→ 恢复寄存器 → 继续主程序。

考试常考三点：

• 为什么必须清EXTI_PR？因为不清，中断会反复触发（电平变化已消失，但PR位仍为1，NVIC持续请求）。
• 为什么用BASEPRI而不用PRIMASK？PRIMASK关所有可屏蔽中断，BASEPRI可设阈值，允许更高优先级中断嵌套。软考必考：“若任务A优先级为2，中断B优先级为1，中断C优先级为3，能否发生B嵌套C？”答案是不能，因为C优先级数值更大（数值越小优先级越高），C会抢占B，但B无法抢占C。
• 中断服务函数里能调用printf吗？不能！因为printf涉及浮点运算、内存分配、重入问题，会极大延长中断响应时间，违反实时性。考试若问“如何在ISR中安全打印”，答案只能是：用全局变量标记事件，主循环中处理并打印。

实操心得：我让学生用逻辑分析仪抓EXTI中断波形，亲眼看到“按键按下→EXTI_PR置1→CPU响应延迟→ISR执行→EXTI_PR清零”全过程。这种直观体验，比背十遍理论都管用。

4. 实操过程与核心环节实现：手把手带你写完4个必考代码模块

4.1 模块一：基于SysTick的毫秒级精确延时（期末+软考双考点）

SysTick是ARM Cortex-M内核的系统定时器，独立于任何外设，是实现精确延时的黄金标准。考试从不考你“怎么启动SysTick”，而是考你“怎么用它实现不阻塞的延时”和“怎么计算重装载值”。

核心原理：SysTick使用内核时钟（通常是HCLK，如72MHz），计数器从LOAD值递减到0时产生中断，并自动重载。要实现1ms延时，LOAD值 = HCLK / 1000 - 1。例如HCLK=72MHz，则LOAD = 72000000 / 1000 - 1 = 71999。

手写代码（必须能默写）：

volatile uint32_t msTicks = 0; void SysTick_Handler(void) { msTicks++; // 每1ms加1 } void Delay_ms(uint32_t nTime) { uint32_t start = msTicks; while((msTicks - start) < nTime); // 注意：无符号数减法自动处理溢出 } // 初始化SysTick（在main中调用） void SysTick_Init(void) { if (SysTick_Config(SystemCoreClock / 1000)) { // SystemCoreClock=72000000 while(1); // 配置失败，死循环 } // SysTick_Config自动设置LOAD、使能中断、启动计数器 }

为什么这个代码能拿满分？

• 使用volatile修饰msTicks，告诉编译器该变量可能被中断修改，禁止优化；
• Delay_ms用减法而非加法比较（msTicks - start < nTime），完美规避msTicks溢出导致的死循环（如msTicks从0xFFFFFFFF跳到0，加法比较会永远为假）；
• SysTick_Config()是CMSIS标准函数，比手动配置CTRL/LOAD/VAL寄存器更规范，阅卷老师一眼认出专业度。

软考延伸：若问“SysTick中断响应时间是多少？”，答：“取决于当前CPU状态，典型值为12个时钟周期（保存寄存器）+ ISR执行时间。为保证实时性，SysTick ISR应尽量精简，避免调用复杂函数。”

4.2 模块二：UART串口收发（填空+程序分析高频区）

UART是嵌入式系统最基础的通信接口，期末考题必出。重点不在“怎么接线”，而在“寄存器配置逻辑”和“状态机设计”。

关键寄存器与配置逻辑：

• USART_BRR：波特率寄存器。计算公式BRR = DIVMANTISSA + (DIVFRACTION << 4)，其中DIVMANTISSA = (USARTDIV) / 16,DIVFRACTION = (USARTDIV % 16)。但考试只需记简化版：BRR = (PCLK / (16 * BAUD))。例如PCLK=36MHz，BAUD=9600，则BRR ≈ 234.375 → 取整234（0xEA）。
• USART_CR1：控制寄存器1。UE=1（使能USART）、TE=1（使能发送）、RE=1（使能接收）、RXNEIE=1（接收中断使能）。
• USART_SR：状态寄存器。TXE=1（发送寄存器空）、TC=1（传输完成）、RXNE=1（接收寄存器非空）。

手写收发函数（考试直接抄）：

// 发送一个字节（轮询方式） void USART_SendByte(USART_TypeDef* USARTx, uint8_t data) { while(!(USARTx->SR & USART_SR_TXE)); // 等待发送寄存器空 USARTx->DR = data; // 写入DR，启动发送 } // 接收一个字节（中断方式，需先使能RXNEIE） uint8_t rx_buffer[64]; uint16_t rx_head = 0, rx_tail = 0; void USART1_IRQHandler(void) { USART_TypeDef* USARTx = USART1; if(USARTx->SR & USART_SR_RXNE) { // 接收到数据 uint8_t data = USARTx->DR; // 读DR清RXNE标志 rx_buffer[rx_head++] = data; if(rx_head >= 64) rx_head = 0; } } // 从环形缓冲区取一个字节 uint8_t USART_ReceiveByte(void) { if(rx_head == rx_tail) return 0; // 缓冲区空 uint8_t data = rx_buffer[rx_tail++]; if(rx_tail >= 64) rx_tail = 0; return data; }

填空题陷阱：题目给一段代码while(!(USART1->SR & 0x00000040));，问“0x00000040代表什么？”——这是RXNE位（bit6）的掩码，代表“接收寄存器非空”。学生若只背RXNE不记位号，此处必丢分。

4.3 模块三：GPIO按键消抖与状态机（简答题+设计题核心）

按键抖动是硬件特性，但处理抖动是软件基本功。考试不考你“用RC滤波”，而考你“用软件状态机实现可靠检测”。

经典三态机（必须理解）：

• State_IDLE：检测到下降沿（按键按下），启动10ms定时器，进入State_DEBOUNCE。
• State_DEBOUNCE：10ms后，若引脚仍为低电平，则确认为有效按键，进入State_PRESSED；否则返回State_IDLE。
• State_PRESSED：等待上升沿（按键释放），检测到后进入State_RELEASED，并触发一次“按键事件”。

手写状态机代码（可直接用于设计题）：

typedef enum { IDLE, DEBOUNCE, PRESSED, RELEASED } KeyState; KeyState key_state = IDLE; uint32_t key_timer = 0; void KEY_Scan(void) { static uint8_t last_key = 1; // 上次读取的按键电平，1=未按下 uint8_t curr_key = HAL_GPIO_ReadPin(KEY_GPIO_Port, KEY_Pin); switch(key_state) { case IDLE: if(curr_key == 0 && last_key == 1) { // 下降沿 key_state = DEBOUNCE; key_timer = HAL_GetTick(); // 启动10ms定时器 } break; case DEBOUNCE: if(HAL_GetTick() - key_timer >= 10) { if(curr_key == 0) { // 确认为按下 key_state = PRESSED; // 此处可触发按键事件，如LED切换 HAL_GPIO_TogglePin(LED_GPIO_Port, LED_Pin); } else { key_state = IDLE; // 抖动，忽略 } } break; case PRESSED: if(curr_key == 1 && last_key == 0) { // 上升沿 key_state = RELEASED; } break; case RELEASED: if(curr_key == 1) key_state = IDLE; // 等待下次按下 break; } last_key = curr_key; }

为什么这个状态机能拿高分？

• 使用HAL_GetTick()而非SysTick全局变量，体现对HAL库的熟练（期末考可能要求用标准外设库，但逻辑一致）；
• 明确区分“检测抖动”和“确认动作”，符合工程最佳实践；
• last_key变量记录上一次状态，是实现边沿检测的关键，几乎所有状态机题都考这点。

4.4 模块四：ADC采样与DMA传输（计算题+设计题压轴）

ADC是传感器数据采集的核心，期末常考“采样率计算”和“DMA配置逻辑”。难点在于理解“采样时间”、“转换时间”、“数据传输时间”三者关系。

关键参数计算（考试必算）：

• STM32F103 ADC时钟最大14MHz，若APB2=72MHz，则预分频系数=72/14≈5.14 → 取6（ADCPR = 6-1=5），实际ADCCLK=12MHz。
• 采样时间：通道0-9固定1.5周期，10-17为12.5周期。若选12.5周期，则采样时间=12.5/12MHz≈1.04μs。
• 转换时间：12位逐次逼近，固定12.5周期 → 12.5/12MHz≈1.04μs。
• 总转换时间≈2.08μs，理论最大采样率≈480KHz。

DMA配置逻辑（填空题高频）：

• ADC需工作在“连续转换模式”（ADC_CR2_CONT=1）；
• DMA使能（ADC_CR2_DMA=1）；
• DMA通道选择：ADC1对应DMA1 Channel1；
• DMA传输方向：外设→内存（DIR=00）；
• 数据宽度：半字（16位，因ADC结果右对齐存于16位寄存器）；
• 循环模式：开启（CIRC=1），实现无限采集。

考试设计题模板回答：
“为实现100Hz正弦波采集，需配置ADC采样率为≥200Hz（奈奎斯特采样定理）。设置ADCCLK=12MHz，采样时间=12.5周期，转换时间=12.5周期，单次转换约2.08μs，远低于5ms间隔。启用DMA循环传输至内存数组，CPU仅需在DMA半传输/全传输中断中处理数据，实现零等待采集。”

5. 常见问题与排查技巧实录：那些阅卷老师和面试官不会告诉你的坑

5.1 期末考卷高频失分点速查表

5.2 复试面试致命雷区与破局话术

• 雷区1：“我用的是正点原子例程，直接移植的”

  面试官潜台词：“你到底懂不懂底层？”
  破局话术：“我确实参考了原子例程，但重点研究了它的HAL库封装逻辑。比如HAL_UART_Transmit()内部，会先检查huart->gState == HAL_UART_STATE_READY，再配置CR1_TE位，最后轮询TXE标志。我曾为降低功耗，将其改为中断发送，并重写了UART_TxCpltCallback()回调函数。” —— 把“抄代码”转化为“深度定制”。

• 雷区2：“RTOS我只用过FreeRTOS，没碰过uC/OS”

  面试官潜台词：“你能否迁移技术能力？”
  破局话术：“RTOS核心思想是相通的。FreeRTOS的队列、信号量、任务调度，对应uC/OS的OSQPost()、OSSemPend()、OS_Sched()。我做过对比实验：同样用信号量同步两个任务，FreeRTOS平均切换时间1.2μs，uC/OS为0.8μs，差异主要来自临界区保护方式（FreeRTOS用taskENTER_CRITICAL()，uC/OS用OS_ENTER_CRITICAL()）。” —— 用数据证明你理解本质。

• 雷区3：“软考下午题我不会，只看了上午选择题”

  面试官潜台词：“你缺乏系统工程视野。”
  破局话术：“软考下午题的案例，本质是嵌入式系统V模型开发流程的具象化。比如‘需求分析-架构设计-模块编码-集成测试’，我在课程设计中就严格遵循：先用UML活动图描述温控逻辑，再用状态机图设计加热/制冷/待机三态，最后用HAL库实现。软考题中的‘风险评估’，对应我们设计时对ADC采样精度误差的蒙特卡洛仿真。” —— 把软考术语映射到你的真实项目。

5.3 软考嵌入式系统设计师下午题实战心法

软考下午题不是考你会不会写代码，而是考你用工程语言描述技术决策。我总结出“三句话破题法”：

1. 第一句定基调：明确系统类型和核心约束。

   例：“本系统为硬实时工业控制器，核心约束是温度超限报警响应时间≤5ms，且需保证7×24小时无故障运行。”

2. 第二句讲设计：用标准术语说明关键技术选型及依据。

   例：“选用FreeRTOS V10.3.1，因其支持时间片轮转与抢占式混合调度，且configUSE_PREEMPTION=1确保高优先级任务可抢占；中断嵌套深度设为3，依据是系统最多同时发生‘温度中断’、‘电机故障中断’、‘看门狗中断’三级嵌套。”

3. 第三句验效果：给出可验证的量化指标。

   例：“经逻辑分析仪实测，从温度传感器中断触发到报警LED点亮，最坏响应时间为4.2ms，满足≤5ms要求；连续运行72小时，未发生内存泄漏（Heap剩余>30%）。”

这套话术，把模糊的“我觉得应该用RTOS”，变成了可审计、可测量、可追溯的工程陈述。复试时，导师听到这三句话，基本就认定你具备工程师潜质了。

6. 最后分享一个考场外的真实经验：如何用2小时建立“条件反射”

我带过一个学生，考前两天找到我，说“老师，我连GPIO初始化都不会”。我没有给他讲原理，而是拿出一张A4纸，画了四个框：

• 框1：点灯（RCC->APB2ENR |= 0x00000004; GPIOA->CRH &= 0xFFFFFFF0; GPIOA->CRH |= 0x00000003; GPIOA->ODR |= 0x00000001;）
• 框2：按键（RCC->APB2ENR |= 0x00000004; GPIOA->CRL &= 0xFFFFFF0F; GPIOA->CRL |= 0x00000008; if(GPIOA->IDR & 0x00000001) {...}）
• 框3：串口（RCC->APB2ENR |= 0x00000004; RCC->APB1ENR |= 0x00000020; USART1->BRR = 0x000000EA; USART1->CR1 = 0x0000200C;）
• 框4：中断（EXTI->IMR |= 0x00000001; EXTI->FTSR |= 0x00000001; NVIC->ISER[0] |= 0x00000001;）

然后让他盯着这四段代码，不看书、不查资料，就抄。抄十遍。第一遍手抖，第二遍记不住地址，第五遍开始肌肉记忆，第十遍能闭眼默写。考试当天，他告诉我：“看到‘配置PA0为输入’，手指就自动去写`CRL