企业官网建设流程全解析

1. 不只是“变小”那么简单：SIMO 架构到底动了哪块蛋糕

电源设计这件事，做了几年的人都会有同一个感受：板子上的电感比芯片还占地方。普通的 Buck 转换器，一个通道就要一颗功率电感，多路输出就得用好几个，再加上输入输出电容，整个电源区经常吃掉 PCB 上三分之一甚至更多的面积。所以当第一次看到“SEMO SIMO 系列 PMIC 能把电源调节器尺寸缩小一半”这个说法时，我的第一反应不是“又一颗新品”，而是想搞清楚一个问题：它到底是用什么代价，换来了这 50% 的板级面积？

先把这个标题拆开看。SIMO 是 Single Inductor Multi-Output 的缩写，也就是“单电感多输出”。传统的 PMIC 做多路供电，比如同时给 MCU、传感器、运放、通信模块供电，最常规的做法是每个输出配一颗独立的 Buck 或 LDO，每一路都有自己的功率级。而 SIMO 架构用一颗电感承接多路输出的功率传输，功率级复用，时间片轮换，这在本质上就省掉了最占空间的磁性元件。

SEMO 品牌在电源管理领域深耕多年，它的 SIMO PMIC 系列并不是拍脑袋把多个 Buck 硬塞进一颗芯片里。它的核心思路是：用一颗电感 + 一个共享功率级，在时域上分时复用，同时维持多个输出通道的稳定电压。这个思路听起来并不复杂，但真正把分时复用做到输出电压纹波可控、负载瞬态响应不掉链子、通道串扰抑制到位，涉及的控制算法和环路补偿难度比做传统 DC-DC 要高出不少。

那到底能省多少？以我之前用过的一个方案为例，传统做法是 3 路 Buck + 1 路 LDO，占用 PCB 面积大约 78 平方毫米（不含布线通道），采用 SIMO 方案后，功率器件面积缩小到约 35 平方毫米。标题里说的“尺寸减半”在这个对比中基本是吻合的，关键是面积节省主要来自电感和功率级的复用，而不是单纯把芯片封装做小。如果你打算替换现有的多路电源方案，这一点一定要先搞清楚——你不是在换一颗芯片，而是在换一种功率拓扑的思维方式。

这件事适合谁来关注？如果你是做便携设备、智能传感器节点、可穿戴设备、TWS 耳机充电仓、智能门锁这类对面积极度敏感的产品，SIMO 方案会直接改变你的电源架构设计。如果你是做传统工业控制的，也许不太在意那几十平方毫米，但 SIMO 在轻载效率上的表现也值得看一眼，后面我会详细讲。

2. 单电感多输出的魔法：分时复用背后的功率调度逻辑

2.1 从“并联各干各的”到“串联轮流干”

传统多路电源就像一条马路上每个车道都有自己的收费站，三个出口配三个收费站，互不干扰，但占地大、效率在低负载时也不理想。SIMO 的做法则是一个收费站，多个出口，按时间片轮流放行。从能量传输的角度看，电感的磁能存储是共享的，控制器通过开关管网络的切换，在极短的时间周期内把电感中的能量分别“派发”给各个输出通道。

以 SEMO 的 SIMO PMIC 为例，内部通常有 3 到 4 个输出通道。控制器维护一个调度序列，在每一个 PWM 周期内划分出多个时隙，每个时隙对应一个通道的充电与放电过程。通道 1 充电时，电感电流上升，存储磁能；随后切换到放电阶段，磁能释放到通道 1 的输出电容和负载；完成一次能量传输后，调度器切换到通道 2，重复同样的过程。

这里的关键是每次切换之间的死区时间控制和电流过零检测。如果死区太长，电感电流会断流，输出纹波恶化；如果死区太短，会出现上下管直通，击穿功率管。SEMO 的做法是采用自适应死区控制，根据当前的负载电流动态调整死区，确保在轻载和重载之间都能保持平滑换流。这一点在实际测试中表现很重要，尤其是在负载从 1mA 跳到 500mA 的瞬间，死区控制如果跟不上，输出电压会出现明显跌落。

2.2 为什么传统多路 Buck 做不到同样的小尺寸

你可能会问，既然 SIMO 这么好，为什么市面上大多数 PMIC 还是走传统多路 Buck 路线？原因是传统架构在交叉调节、动态响应、功率容量方面有自己的天然优势——每个通道有独立电感和独立环路，通道间没有耦合，设计简单直接，这也是工程上最稳妥的选择。但代价就是面积大、成本高，尤其在低功耗便携设备中，传统多路 Buck 的静态电流加起来就够传感器喝一壶了。

再来算一笔具体账。假设你要做 3 路输出，分别是 1.8V/300mA、3.3V/400mA、1.2V/200mA，传统方案选 3 颗小封装 Buck 芯片，每颗配一颗 2.2uH 电感（尺寸约 2.0mm x 1.6mm x 0.9mm），加上三路输入输出电容（每路至少 2 颗 10uF/0805），总体占板面积大致是：

而 SEMO SIMO PMIC 的单芯片方案，一颗电感、一组输入电容、每个输出各加一颗 10uF 电容，面积约 18~22mm²。这还没算布通率提升带来的走线空间节省。但要注意，SIMO 不是万灵药——如果某一路需要持续大电流输出超过 1A，SIMO 的单电感共享功率架构在储能分配上就会捉襟见肘，此时传统多路 Buck 或者混合方案反而更合理。

2.3 SEMO SIMO 系列选型时最容易被忽略的三个参数

选 SIMO PMIC 时，除了常规的输入电压范围、输出电压精度、最大输出电流之外，有三个参数必须在选型阶段就确认清楚，否则后面 layout 和调试会踩很多坑。

第一个是通道切换频率和调度策略。不同的 SIMO 芯片，内部时隙分配方式完全不同。有的芯片是固定轮询，每个通道每周期都能分配到能量；有的是优先级调度，优先级高的通道在轻载时能独占更多时隙。固定轮询在通道间相互影响小，但响应速度慢；优先级调度响应快，但低优先级通道的纹波会大。SEMO 的芯片通常支持调度模式配置，需要根据实际负载特性选择。例如你的主控 MCU 是最高优先级，传感器唤醒时是瞬态负载，那就要确保传感器通道在调度表中排位靠前，或者为其保留一个最小传输带宽。

第二个是电感的 DCR 和饱和电流范围。SIMO 共享一颗电感，这颗电感上流过的峰值电流等于所有通道电流之和（在各自时隙内），所以电感的饱和电流必须按“最大负载时各通道瞬时电流总和”来选，而不是按单通道最大电流。很多人第一次设计 SIMO 方案时按通道逐个选电感，结果重载时电感饱和，效率急剧下降，输出纹波爆炸。电感的 DCR 也要尽量低，因为所有通道的功率都要经过这颗电感，DCR 上的损耗是全通道共担的，DCR 每增加 10mΩ，满载效率可能损失 1%~2%。

第三个是输出电容的最小 ESR 要求。SIMO 的输出纹波由两部分组成：一是充放电阶段电容上的电荷波动，二是 ESR 上的压降。大多数 SIMO 芯片对输出电容有明确的 ESR 范围限制，ESR 过高，纹波会超出容限；ESR 过低，可能引起环路不稳定。选电容时不要盲目追求低 ESR 的 MLCC，先查规格书推荐的 ESR 范围。SEMO 的参考设计通常推荐 X7R 材质电容，容值在规格书中有明确表格，照表选型最稳妥。

3. 把电源面积砍半的实战方案：从 Demo 板到量产设计的全流程

3.1 先用官方的 Demo 板把性能摸透

很多人拿到新 PMIC 的第一件事就是照着规格书搭电路，然后上电测试，遇到问题再查手册。这种做法在常规 Buck 上可行，但在 SIMO 上吃过亏。SIMO 的环路行为和传统 Buck 完全不同，用传统调试方法很容易误判。我建议第一次接触 SEMO SIMO PMIC 的朋友，先申请或者购买官方的评估板，把数据手册里的典型应用电路直接对应到 Demo 板上，用示波器把每个节点的波形都测一遍。

具体来说，至少要做四件事。第一，测量各通道的静态输出电压精度，确认在 0mA 负载时各通道电压没有偏差。第二，测动态负载响应：在通道 1 上加 100mA 到 500mA 的阶跃负载，同时观察通道 2 的电压波动，评估通道间串扰。第三，测效率曲线，从 10uA 到满载，记录每一个负载点的效率，并和规格书曲线对比，确认自己没有接错元器件。第四，用热成像仪看轻载和重载下芯片表面温度，确认热阻是否符合预期。

这些测试数据是你后续做设计时的参照基准。如果你自己的板子出来后性能明显差于 Demo 板，说明 layout 或者元器件选型有问题，而不是芯片本身的问题。我在做第一版 SIMO 设计时就吃过亏，以为芯片带载能力不够，反复调外围参数搞了一周，后来拿 Demo 板一对比，原来是自己的电感饱和电流选小了。

3.2 实操参考：一块双通道传感器节点电源的设计记录

接下来用一个实际做过的项目来展示 SIMO 方案的落地过程。项目需求是给一个智能传感器节点供电：输入是单节锂电 3.0V~4.2V，需要输出 3.3V/120mA 给无线 MCU、1.8V/50mA 给 MEMS 传感器、1.2V/20mA 给数字核心。传统方案需要至少两颗 LDO 或一颗 Buck + 两路 LDO，而 LDO 在压差大的时候效率很低，电池续航不够。选型后决定采用 SEMO SIMO PMIC 的单电感三输出方案。

第一步是电感选型。按规格书推荐值和上述原则，计算峰值电流：满载时三路输出功率为 3.3V/120mA + 1.8V/50mA + 1.2V/20mA ≈ 0.51W，按 85% 效率折算输入功率约 0.6W，在最低输入电压 3.0V 时平均输入电流约 200mA。但 SIMO 的峰值电流是脉冲式的，一般为平均电流的 2~3 倍，所以选电感的饱和电流至少 600mA 以上。最终选了一颗 2.2uH、饱和电流 800mA、DCR 85mΩ 的电感，封装 2012（2.0mm x 1.2mm）。

第二步是电容选型。输入放一颗 10uF/0603 X7R 电容，紧贴芯片 VIN 引脚。每个输出通道放 10uF + 0.1uF 的组合，输出电容位置尽量靠近芯片输出引脚，并且各通道的地要单独回到芯片的地焊盘，避免共地阻抗带来的串扰。

第三步是 layout 规划。SIMO 对布局的核心要求是：功率回路越小越好，开关节点面积越小越好。芯片放在 PCB 一侧，电感紧贴 SW 引脚，输入电容和输出电容都安排在芯片同侧，减少过孔换层次数。开关节点的铜皮不要大面积铺铜，否则会引入寄生电容，增加开关损耗。具体到这块板上，功率器件区域控制在 5mm x 4mm 内，其余区域全部留给数字电路和天线。

第四步是调试和验证。上电后先用万用表确认各通道输出电压，接着用示波器测各通道输出纹波，重点关注通道切换瞬间的电压尖峰。实测结果：3.3V 通道纹波约 18mVpp，1.8V 通道约 15mVpp，1.2V 通道约 12mVpp，都在规格书限制内。轻载 10uA 时，芯片进入 PFM/Pulse-Skip 模式，整体静态电流约 4.5uA，电池续航比传统 LDO 方案延长了约 2.3 倍。这里有个重要经验：电池供电设备一定要重点验证 10uA~50uA 这个区间的工作状态，很多芯片在轻载时会因为环路失控产生低频振荡，表现在输出电压上就是每隔几十毫秒出现一个呼吸性的纹波包络。

3.3 从 Demo 到量产的三个坑

第一坑是电感选型只看感值不看饱和特性。同样的 2.2uH，不同材质的电感饱和电流可以相差一倍。SIMO 的功率路径上电流是所有通道叠加的，饱和电流不足最直接的表现就是重载时效率暴跌，输出纹波飙升。我建议选型时用规格书里的电流波形做估算，再留 1.5 倍以上裕量。

第二坑是layout 时把开关节点布到内层。有人觉得走内层可以减少 EMI 辐射，但在 SIMO 芯片上，开关节点走内层会引入很大的寄生电容，这个电容会吸收开关瞬间的高频电流，导致效率下降、地弹增大。正确做法是把开关节点放在表层，用最短的铜皮连接到电感，同时在开关节点下方走完整地平面做参考。

第三坑是输入电容离芯片远。SIMO 的输入电流是断续的，输入电容的作用是为芯片提供高频电流通路，它离 VIN 引脚越近，回路的寄生电感越小。实测输入电容从距芯片 3mm 移到距芯片 1mm，输入纹波从 120mVpp 降到了 45mVpp，MCU 的 ADC 采样稳定性明显提升。

4. 尺寸是结果，效率才是灵魂：SIMO 在不同负载段的真实效率表现

4.1 轻载效率决定了你产品的待机续航

对便携设备来说，真正的战场不是满载效率，而是待机功耗。一个传感器节点 95% 的时间都处于睡眠状态，只有 5% 的时间在工作，此时电源的静态电流就是决定电池能用多久的关键因素。传统 Buck 的静态电流通常在几十微安到几百微安之间，这在很多电池设备中是不可接受的。而 SEMO SIMO PMIC 在轻载时会自动进入节电模式，只保留必要的控制逻辑工作，实测静态电流可低至几个微安。

但这个数据有前提——芯片必须真正进入节电状态，而不是在轻载时仍然按照固定频率切换。SIMO 芯片根据负载变化实时调整开关频率，负载越轻，开关频率越低，直到某个阈值后才完全停止开关，进入纯待机模式。如果你的产品在睡眠状态下仍然有周期性唤醒，芯片就会频繁在正常模式和省电模式之间切换，这个切换过程本身也会消耗能量。实测下来，一个 1 秒周期、每次唤醒 5ms 的工作模式，SIMO 方案比固定频率 Buck 方案的整体功耗低大约 40%，主要省下的就是待机时段的静态电流。

4.2 满载效率不是 SIMO 的强项，但“够用就好”

再说句实话，SIMO 在满载效率上一般敌不过高端的同步 Buck 方案。传统 Buck 的同步整流能做到 95% 以上的峰值效率，而 SIMO 因为多个通道共享一个功率级，存在时隙切换损耗和通道间能量传递损耗，峰值效率通常在 88%~92% 之间。这在很多场景下够用，但如果你要做的是动辄几瓦输出的 IoT 网关，SIMO 可能不是最优选。

以实际测试数据为例，在多通道都接近满载状态下，SIMO 方案的效率大概低 3~5 个百分点。但账要算总账：效率低 3% 意味着电池续航短 3%，而板级面积小一半意味着整机可以更紧凑、电池可以更大，整体续航反而可能提升。这也是 SIMO 在实际产品中越来越多出现在高端 TWS 耳机、智能戒指、血糖监测贴片等领域的原因——这些产品比拼的不是满载效率，而是体积和续航的平衡。

4.3 通道负载比例对效率的隐性影响

SIMO 还有一个容易被忽视的特性：各通道负载比例会影响系统效率。因为能量是通过时隙分配的，如果一路负载很重、另一路几乎空载，调度器仍然要为空载通道保留最小传输时隙，这个时隙内电感存储的能量一部分会白白通过空载通道的放电回路消耗掉。各通道负载越均衡，系统整体效率越高；负载越不均衡，效率损失越大。

针对这个特性，设计时有几种应对手段。一是尽量把负载均匀分配到各通道，不要设计成一路 90% 负载、另一路 10% 负载的极端情况。二是利用芯片的通道休眠功能，把空载通道关闭，让调度器把时隙全部给活跃通道。三是部分 SEMO 芯片支持输出通道的动态重配，可以根据运行模式把两路输出并联成一路大电流输出，这在产品有“高性能模式”和“省电模式”两种形态时非常实用——省电模式下两路并联支持 500mA，性能模式下并联支持 1A，等于一颗芯片覆盖两种产品规格。

5. 需要破除的迷思与需要掌握的排查方法

5.1 迷思一：SIMO = 低噪声？

这是很多第一次接触 SIMO 的工程师最容易产生的误判。诚然，SIMO 分时复用的工作方式决定了输出纹波会比连续导通模式的 Buck 大一些。但我在实际测试中注意到，如果布局合理、电容选对、调度配置得当，SIMO 的纹波控制在 20mVpp 以下并不困难，对大多数数字负载完全够用。真正需要警惕的不是稳态纹波，而是负载瞬变时的电压过冲和跌落。因为能量传输是时分复用的，某个通道在突发负载时可能要等下一个时隙才能获得能量补充，这个等待时间会造成比传统 Buck 更大的瞬态跌落。所以如果负载有强突发特性，比如 LoRa 发射瞬间电流从 5mA 跳到 120mA，一定要在输出端预留足够的电容储能。

5.2 迷思二：电感越小越好？

缩小电感感值可以提高瞬态响应速度，但也会增加纹波电流。对于 SIMO，还有一个隐藏的副作用：感值变小，峰值电流增大，当峰值电流超过内部限流阈值时，芯片会进入限流保护，表现为输出电压下降、带载能力不足。有些朋友遇到这个问题后第一反应是换更大封装电感，但实际上可能只是因为电感感值选得太小导致峰值电流超限。建议严格按照规格书的感值范围选型，不要为了追求瞬态响应而用远小于推荐值的电感。

5.3 排查实录：输出纹波异常大的三种典型原因

在实际项目中，我遇到过三次输出纹波明显偏大的问题，排查下来原因各不相同。

第一次是电感位置不对。电感放在 PCB 的角落，SW 节点走线长约 8mm 绕了一个弯，寄生电感和电容同时增大，导致开关节点振铃严重，纹波从 15mVpp 恶化到 60mVpp。解决方法是把电感移到距离 SW 引脚 3mm 以内，振铃明显抑制。

第二次是输出电容的接地路径过长。输出电容的 GND 端通过一个小过孔连接到背面的地层，过孔位置离芯片 GND 引脚较远，导致 ESR 有效值增加，纹波增大。解决方法是让输出电容的 GND 端直接通过焊盘下方过孔就近接到芯片 GND 焊盘附近的铜皮。

第三次是触发了限流保护。示波器看起来是纹波增大，实际上是电感峰值电流触发了芯片限流，芯片间歇性跳过开关周期，输出电压出现了一个低频包络。这个情况最隐蔽，用频谱分析仪或者长时间采集的示波器才能看清。解决方法是增大电感感值或降低目标输出电流。

6. 写在最后：SIMO 方案适合什么场景、不适合什么场景

这个内容如果放到 5 年前，可能还只是在学术论文里看到的概念，但 SEMO 这一代 SIMO PMIC 已经把可靠性、效率和成本做到了可以量产落地的程度。它的核心价值不是“更小”这个结果，而是在面积、效率、成本和可靠性之间找到了一个新的平衡点。我个人的判断是，如果你的产品满足以下条件中的两条以上，SIMO 就值得认真考虑：

• 板级面积紧张，电源区占比过高；
• 电池供电，待机功耗是第一优先级；
• 多路负载电流都在 500mA 以下；
• 产品形态对厚度和重量敏感；
• 需要快速迭代多路电源方案。

反过来，如果某一路需要持续 1A 以上电流，或者所有通道几乎始终处于满载状态，传统同步 Buck 可能仍然更合适。选电源拓扑不是追新，而是找到符合产品约束的最优解。

最后再分享一个小技巧：拿到 SEMO SIMO PMIC 的 Demo 板后，不要只看波形，建议把它放到实际的产品负载场景里去测，尤其是把 CPU 的 DVFS 动态调压、射频模块的突发发送这些真实负载跑起来。很多时候数据手册上给的都是理想条件，只有真实负载才能暴露芯片在调度策略上的真实水平。我第一次测试时，单独测每个通道都很干净，但把三路负载同时跑起来，通道间的串扰才真正显出原形。这也是 SIMO 方案区别于传统多路电源最需要花时间验证的地方。