企业官网建设流程全解析

1. 项目概述与设计目标拆解

1.1 2.4GHz高功率放大器到底在解决什么问题

先把这个项目的定位聊清楚。2.4GHz这个频段，不用多说，Wi-Fi、蓝牙、ZigBee、Thread、各种工业无线传感器网络全挤在这一块，ISM频段嘛，免费开放，谁都能用。但也正因为谁都能用，频谱环境极其拥挤，想在这种环境下把信号发出去、发得远、发得稳，末级功率放大器（PA）就是整个发射链路里最硬核的一环。

很多刚入行的朋友一听到“高功率放大器”，第一反应就是“功率越大越好”。但真正做过射频链路设计的人都知道，PA设计的核心从来不是单一指标的最大化，而是在增益、输出功率、效率、线性度、带宽、稳定性、散热这七八个互相打架的指标之间找到平衡点。拿2.4GHz这个频段来说，波长只有12.5厘米左右，PCB走线稍长一点就进入分布参数效应明显的区域，寄生参数、介质损耗、接地电感全都会实打实地影响性能，调试起来比低频段设计要拧巴得多。

这个项目要做的就是这样一个2.4GHz频段的射频高功率放大器模块。典型目标场景包括：工业物联网网关的长距离上行覆盖、无人机图传遥控链路的地面端、射频测试仪表里的信号激励源、以及各类需要大功率连续波输出的通用实验平台。和手机里那些动辄几十毫瓦的PA不同，这里说的“高功率”通常指连续波输出功率在1W（30dBm）以上，甚至有需求要做到5W、10W甚至更高。如果只是做小功率，那集成IC随手就搞定了，完全没必要自己搭分立方案。

1.2 这类设计适合谁来参考

如果你正在做这几个方向之一，这篇文章值得往下看：一是做工业无线模块的硬件工程师，想把通信距离从几百米拉到几公里，需要自研PA前端；二是做射频测试系统的工程师，需要一台宽频带、高线性度的通用功放来推各种被测设备；三是高校做射频方向课题的学生，想完整走一遍“器件选型→原理图→版图→调试→测试”的全流程。另外，文末还会顺带聊聊PA和RFSoC这类新型射频收发器级联时的电源纹波、时钟同步等工程细节，如果你在用Zynq UltraScale+ RFSoC Gen3这类器件做收发系统，这部分应该能帮你省点弯路。

2. 核心设计指标与方案选型

2.1 先把指标定清楚再动手

很多项目翻车，不是死在电路上，而是死在指标定义模糊上。

我见过的典型情况：需求文档里写了一句“输出功率大于10W”，硬件工程师就开始画板了。结果做到一半发现，10W是峰值功率还是平均功率？是单音连续波还是调制信号？增益要求多少？输入驱动能力只有0dBm还是需要+13dBm？效率有没有下限要求？频段是指2400-2483.5MHz完整覆盖还是只要其中一段？这些问题没搞清楚，后面每一步都会被动。

以这个项目为例，我们先定一组工程上合理的目标，作为后面所有设计的基准：

• 频率范围：2400-2483.5MHz，覆盖完整ISM频段
• 饱和输出功率（Psat）：≥40dBm（10W）
• 线性增益：≥30dB（留出足够的驱动余量）
• 输入驱动功率：0dBm（即只需很小的驱动即可满功率输出，方便和前级驱动放大器匹配）
• 功率附加效率（PAE）：≥50%（连续波测试条件下）
• 输入/输出驻波比：≤1.5:1（50Ω系统）
• 供电：单电源12V或28V（取决于晶体管选型）
• 散热方式：强制风冷或大面积铝型材散热器

这组指标是一个典型的“通用型10W功放”需求。定下这个基准之后，所有选型、仿真、版图工作才有据可依。

2.2 功放管选型：GaN还是LDMOS还是GaAs

这是整个设计里最关键的一个决定，没有之一。功率放大器最核心的有源器件选型直接决定了你能达到的效率上限、带宽能力、供电方案和散热需求。

LDMOS（横向扩散金属氧化物半导体）是传统基站功放的绝对主力，在1.8-2.2GHz频段表现非常成熟，热稳定性好，价格便宜，耐驻波能力强，业界积累了大量的经验和模型。但到了2.4GHz以上，LDMOS的增益开始明显下降，效率也不行，而且典型供电是28V，体积也大。如果做2.4GHz，LDMOS不是首选。

GaAs HBT或者GaAs pHEMT在中低功率（1W以下）领域统治了手机PA市场几十年，线性度好、增益高，但到了10W级别，GaAs的散热问题和击穿电压限制就暴露出来了，需要复杂的匹配网络和散热结构，性价比不高。

GaN HEMT（氮化镓高电子迁移率晶体管）是当前2.4GHz高功率场景的最优解。它的优势是压倒性的：功率密度极高，同样输出功率下管芯尺寸只有LDMOS的几分之一，意味着寄生电容更小、匹配网络更容易做；击穿电压高（典型50V以上），可以在28V甚至更高电压下工作，电流小、损耗低；电子迁移率高，fT和fmax都能到几十GHz，在2.4GHz做宽带匹配完全是降维打击。目前主流供应商如Wolfspeed（Cree）、Qorvo、NXP、Ampleon都有成熟的2.4-2.5GHz频段GaN管子。

实际选型时我会优先关注几个参数：饱和输出功率要留至少3dB余量（稳定输出10W，管子标称Psat最好到13W以上）；热阻（Rth）要低，这直接决定散热器尺寸；封装形式要方便手工焊接和散热（法兰封装或QFN类封装）；还要看有没有配套的ADS或Cadence模型，没有模型的管子调试起来全靠猜，非常痛苦。

针对10W这个目标，业界常见的选型方向是：Wolfspeed的CGH40010F（10W GaN，DC-6GHz，28V供电，这是最经典的管子之一，模型完善、资料多，非常适合作为学习设计的起点）、或者Qorvo的QPA2510、NXP的MW7IC2720N这类偏雷达/通信应用的产品。如果是做5W级别，Ampleon的CLF1G0060-10等也可以考虑。CGH40010F几乎成了射频工程师学习GaN功放设计的“教科书”级器件，项目示例代码和参考设计满天飞，强烈建议新手从这颗管子开始。

2.3 电路架构：单管还是平衡式还是Doherty

确定管子之后，就要决定电路拓扑。

单管Class-AB放大最简单，一个管子加输入输出匹配，成本低、体积小、可靠性高，但缺点是比较难同时兼顾高线性度和高效率。

平衡式放大器用两个90°电桥（如3dB分支线耦合器）把两个单管并联，好处是输入输出驻波好、单管失效时还有6dB衰减的软失效特性、功率容量翻倍，代价是体积大、成本高、电桥插损会吃掉一点增益和效率。

Doherty架构是基站功放的标配，通过在回退功率处提高效率来适配高峰均比信号，但需要精心设计相位补偿和偏移线，做起来复杂度高，而且对2.4GHz单频段窄带应用来说，收益没那么明显。

考虑到我们做的是一个通用型连续波/中等峰均比信号放大器，Class-AB单管拓扑是最合理的起点。CGH40010F工作在28V、静态电流调到IDQ=200mA左右（大约为最大漏极电流的10%-15%），深AB类偏置下效率能到60%以上，线性度也够用。后续如果要做平衡式升级版或者Doherty，直接在这个基础上扩展就行。

3. 电路原理图设计与详细计算

3.1 直流偏置网络：静态工作点怎么定

确定工作点这件事，往深了说可以扯很多理论，往浅了说就一句话：在效率和线性度之间找一个对你当前应用最合适的妥协点。

对GaN HEMT来说，栅极是耗尽型器件，静态漏极电流需要靠负的栅源电压来设定。以CGH40010F为例，典型 pinch-off 电压在-3.0V左右，也就是栅压负到-3.0V时管子截止。要工作在Class-AB模式，我们需要把栅压设在-2.7V到-2.9V之间，让静态漏极电流IDQ在200-400mA范围内。这里有个工程细节：GaN管子的夹断电压一致性比较差，如果你做多块板子，每块板的栅压都要单独微调，量产时要设计自动校准流程或在偏置电路里加电位器。

栅极供电必须用独立的负压电源。在调试时，负压电源要先于漏极电源上电，否则管子在没有负栅压的情况下导通，漏极电流会瞬间飙升到几十安培，直接烧毁管芯。这是一个必须写在调试验证清单第一条的红线：先接负压，再开漏电；关断时顺序相反，先关漏压，再关负压。很多GaN功放模块烧管不是因为设计错误，而是上电时序没控制好。

漏极供电方面，10W级GaN典型用28V。CGH40010F在28V漏压下，静态电流200mA时静态功耗约5.6W，满功率输出时效率约60%，也就是说你要准备至少能提供25W功率的电源系统。漏极馈电网络的形式是关键的射频设计点，要实现对射频信号“短路到地但直流畅通”的效果，通常做法是四分之一波长微带线加扇形开路线（radial stub）组合，或者用多层电容构成的馈电滤波网络，这样能在保证直流供电的同时，让功放管的输出端不受电源走线阻抗的影响。

3.2 匹配网络设计：从S参数到微带线

匹配网络是PA设计里最考验功力的部分。2.4GHz的微带线，在常用的FR4板材上（介电常数4.4，板厚0.8mm）四分之一波长大约只有13.8mm，在Rogers 4350B这类射频板材上（介电常数3.48，板厚0.508mm）更短，大约11.6mm。板子尺寸不大，但也就是因为波长短，任何一个小的布局改动都会明显影响匹配。

输出匹配的目标是把管子的最佳负载阻抗变换到50Ω。这里要用到负载牵引（Load Pull）的概念：先把管子的输出阻抗在不同负载条件下扫描，找出在目标频率、目标输出功率和效率下最优的负载阻抗值。没有负载牵引设备的话，可以用厂商提供的模型在ADS里做Load-Pull仿真，CGH40010F这种经典管子的模型精度还是不错的。

举个例子。在2.45GHz、28V、Class-AB偏置条件下，CGH40010F的最佳负载阻抗大致在8-12Ω左右（具体值取决于仿真时的目标指标，假设目标40dBm输出和60%效率时大概在这个区间），要把这个阻抗匹配到50Ω，阻抗变换比大约是5:1。单节四分之一波长阻抗变换器理论带宽有限，更实用的做法是用两到三节微带线做阶梯式宽带匹配，兼顾带宽和带内平坦度。

输入匹配也类似，目标是把管子的输入阻抗匹配回50Ω，同时要考虑稳定性和增益平坦度。GaN管的增益在低频段往往偏高，所以输入匹配常常会故意加一些有损元件（比如并联电阻）压低低频增益，防止自激振荡。这个细节我后面在稳定性部分再展开。

3.3 稳定性设计：大功率射频翻车的头号元凶

射频功放设计里有一句老话：先稳定，再谈增益。如果一个功放电路不自激，其他指标都好调；一旦自激，前面什么匹配、效率全部白搭。自激现象在高功率GaN功放中尤其常见，因为GaN管的增益带宽极宽（CGH40010F可以从直流工作到6GHz），功放电路很容易在带外某个频率形成正反馈回路。

初版设计时稳定性处理我通常按这个顺序做： 首先检查低频稳定性，由于直流馈电网络和偏置电路的旁路电容会在低频形成谐振，低频增益又高，往往在几十到几百MHz频段出现自激。对策是在栅极和漏极偏置线路上串入铁氧体磁珠并联的阻尼电阻，或者用RC并联网络压低低频环路增益。 其次中高频段稳定性，在输入匹配网络中加入一个几十Ω的串联电阻，或者在栅极对地并一个小阻值电阻，衰减带外增益，代价是损失零点几dB的带内增益和极少量的噪声系数，在高功率PA里这个代价完全值得。 通常还要用μ因子或稳定性圆仿真来检查全频带的稳定性系数是否大于1。仿真稳定不等于实测稳定，所以PCB上一定要预留稳定性网络的调试位置，比如用0Ω电阻或未焊元件的方式预留RC网络位置，方便实际发现问题时临时调整。

我踩过的坑：有个项目在2.2GHz附近总有大约100MHz带宽的微弱振荡，频谱仪上看起来像是宽带噪声抬高了大约5dB。查了半天发现是漏极偏置网络里一个去耦电容的谐振频率刚好落在那个频段，串联等效电感和偏置微带线形成了谐振回路。后来在电容旁边并了一个几百pF和1nF的小电容，问题立刻消失。电源去耦这件事，在高功率放大设计里占了非常大的权重，这也是为什么后面我会单独用一节来聊电源纹波。

3.4 电源纹波与去耦设计：RFSoC混合信号场景里特别容易踩的坑

顺着上面的谐振问题，我把电源滤波展开说几句。热词里提到的“rf soc器件gen3 adc电源纹波”其实和PA设计有很强的关联性：现代射频系统里，PA、驱动放大器和RFSoC（射频片上系统）往往共享同一块电源板，PA的瞬时大电流抽载会直接在电源母线上产生纹波和跌落，这个噪声会沿着供电网络传导到RFSoC的高速ADC时钟和模拟电源引脚上，恶化ADC的SNR和SFDR。尤其是RFSoC Gen3这种把射频直采ADC/DAC集成进去的器件，模拟电源对纹波极其敏感，往往要求电源纹波控制在几毫伏级别，而PA工作时母线纹波可能是几十毫伏甚至几百毫伏，如果隔离没做好，整套系统性能就被PA自己废掉了。

我在调试一套用Zynq UltraScale+ RFSoC Gen3做收发信机的项目时，发现一个很典型的现象：PA满功率发射时，接收链路的带内底噪抬高了差不多20dB。起初怀疑是PA输出谐波或杂散耦合到了接收天线，排查半天后发现根因在电源域——PA的28V电源和RFSoC的模拟电源共用了一个电源模块的输出，PA每秒钟的功率抽载周期在ADC通带上产生了周期性干扰。后来在PA电源输入端加了一级LC滤波器，并把RFSoC模拟电源改为单独的LDO供电，底噪立刻恢复正常。这种“大功率发射污染小信号接收”的电源耦合问题，在分立PA加独立接收链路时代不明显，但在RFSoC高度集成的收发器架构里几乎是你一定会遇到的坑。所以做2.4GHz高功率放大器时，无论它是不是和RFSoC放在同一块板上，电源设计都要抱着“我的PA噪声会传导到整块板子每个角落”来对待：PA供电入口做两级滤波，地平面划分清楚，敏感器件供电用LDO二次稳压。

4. PCB版图设计与散热方案

4.1 板材选择与叠层规划

2.4GHz这个频率，FR4环氧板虽然勉强能用（损耗正切约0.02），但微带线的插入损耗每厘米就有0.1-0.2dB，几段匹配线和馈线加起来损失0.5dB以上很正常，对高效率功放来说，这零点几dB的损耗直接吃掉效率。更关键的是FR4的介电常数随温度和频率变化大，批量生产时一致性和温漂都很难控制。做高功率PA，我建议直接用Rogers 4350B、Rogers 4003C或者国产的类似微波板材。4350B的介电常数3.48±0.05、损耗正切0.0037，性能稳定，加工工艺也成熟，价格虽然比FR4贵不少，但研发阶段这种钱不能省。

叠层方面，推荐用双面板就能搞定。顶层走射频微带线和匹配网络，底层完整铺地，并通过大量过孔连接顶层地。关键的一点：功放管下方的PCB区域要开地孔阵列，孔径0.3mm、孔间距0.8mm左右，保证射频接地电感极小，同时有利于管子传到PCB上的热量往下层散热铜皮扩散。如果做多层板，建议用四层：顶层射频、第二层完整地、第三层电源走线、底层散热地，这样电源和射频完全隔离，对避免电源耦合也有帮助。

4.2 微带线与匹配网络尺寸计算

以Rogers 4350B、板厚0.508mm、铜厚1oz（0.035mm）为例，50Ω微带线的线宽大约是1.1毫米左右。我习惯在ADS里用LineCalc工具精确算一遍，比经验估算靠谱得多，因为它把实际板厚、铜厚、介质损耗都考虑进去了。

四分之一波长微带线在2.45GHz、上述板材参数下，有效介电常数约2.6左右，物理长度大约19.8毫米。这个长度和匹配网络的几条微带线组合起来，输出匹配区域大概要占30mm×30mm的面积，整体功放模块尺寸（含散热法兰和固定孔）大约做60mm×40mm比较合理。

有个经验：版图里所有的直角走线、过孔、焊盘的寄生参数在2.4GHz都会诚实地反映到匹配上，所以哪怕你在原理图、仿真里调得再完美，版图上每一处细节也不可马虎。射频走线尽量用短直线加圆弧拐角，不要把匹配网络拐成S形；接地过孔多打几个而且挨着管子放；偏置走线和射频走线不要平行交叉，实在避不开就垂直穿过。

4.3 散热设计：10W输出背后是二十多瓦的发热

很多人做PA的时候只盯着射频指标，散热设计敷衍了事，结果一跑持续波信号，管子结温飙升，增益下降、输出压缩、最后烧管子。10W输出、60%效率意味着输入直流功率大约接近17W，其中有7W左右变成热。这个热量看起来不多，但是集中在GaN管芯那么小的面积上，热流密度非常高。

GaN管子的沟道温度上限一般是200℃-225℃，但为了保证长期可靠性，工程上一般把最高结温控制在150℃以下。CGH40010F的热阻大约4.5℃/W左右（从沟道到法兰），如果你在法兰温度70℃的情况下消耗了7W热量，那结温就是70 + 4.5×7 ≈ 101.5℃，完全在安全范围内。但是如果散热片没装好、法兰和散热器之间有空气间隙，接触热阻可能再加2-4℃/W，结温就会逼近130-150℃，那就很危险了。所以法兰和散热器之间必须涂导热硅脂、用弹簧卡扣均匀施压，保证接触面平整贴合。

散热器方案上，自然对流的话，一个8-10cm见方的铝型材散热器在温升不超过30℃的情况下大约能散掉10-15W热量，勉强够用。如果做持续CW或高占空比信号，建议直接上带风扇的主动散热器，或者至少是带热管的大面积散热器。设计时注意热风道和功放模块的电源/射频接插件的相对位置，风扇气流不要被其他元件挡住。

4.4 和RFSoC收发系统级联时的布局考虑

这个项目标题虽然独立做PA，但结合热词内容看到不少人在查“rf soc裸机需要pmu文件吗”、“rf data converter”这类问题，说明很多人的应用场景是拿RFSoC做收发链路，PA作为模拟前端挂在外面的。这种场景下，布局上除了常规射频隔离之外，我特别提醒三点： 第一，PA的功率输出走线不要和RFSoC的模拟输入走线长距离平行，否则近场耦合会把PA输出直接串进ADC采样通道。 第二，PA的电源入口尽量放在PA自己的模块角落，和RFSoC的电源分区保持距离。如果你控制不了板级分区，至少在PA模块内部把电源滤波电感磁珠加足。 第三，PA模块若输出功率超过20dBm，建议在输出端加一个隔离器（环形器）或者至少一个5dB以上衰减的π型网络用于缓冲，防止天线失配的反射功率反打管子和前级。RFSoC等现代收发器的发射输出通常非常娇贵，10W PA的一路强反射很可能直接把收发芯片的发射端口打坏。

5. 装配、调试与测试

5.1 焊接与装配要点

GaN功放管的焊接要比普通SMD元件谨慎得多。如果用的是法兰封装，建议用镊子夹持管子后，先在法兰底面均匀涂薄薄一层导热硅脂，然后放到PCB散热焊盘上，用螺钉固定在散热器上，最后再焊接射频引脚和偏置引脚。不要先焊完引脚再锁螺钉，否则热胀冷缩的应力容易把焊点拉裂或把法兰翘曲，影响散热。

焊接温度控制在300℃以下，每脚焊接时间不要超过3秒。GaN管脚附近就是管芯和键合线，过热很容易损伤内部结构，严重的话直接让管子产生暗故障——表面看没问题，实际性能已经下降。焊接完成后用放大镜检查有没有桥连、虚焊、焊锡残留，尤其是相邻引脚之间的一点点焊锡，在几百兆赫兹到几吉赫兹频段都可能成为寄生电容或漏电路径。

5.2 调试流程：一步一步来，不要跳步

我调试功放的流程大概是这样的，分享给各位参考： 第一步，不上管子之前，先检查PCB上有无短路断路，电源对地阻抗是否正常。上电后确认28V电源输出正常，负压电源输出在-3V左右。 第二步，不装管子或者管子不供漏极电压的情况下，先把栅极负压接到管子上，缓慢把栅压往-2.5V附近调，观察漏极电流为0。 第三步，确认电流为0后，再打开漏极电源，此时快速记录漏极电压和电流，然后把栅压往更负的方向调，直到漏极电流降到预期的IDQ（200mA）。注意这个过程中电源上显示带负载的电压，由于内阻的原因通常要略高于空载电压。 第四步，确认静态工作点稳定、没有发热异样后，逐步加大输入信号。输入信号从-20dBm开始，每加5dBm观察一次输出功率和电流，同时随时关注栅极电流是否有异常增大。如果栅极电流出现了明显正向电流（GaN管栅极正偏导通），说明输入功率过大了，要立刻退回去。 第五步，到达目标输出功率后，用频谱仪确认输出频谱的纯净度，观察有没有异常的杂散和自激信号，如果没有，再用网络分析仪扫一下输入驻波，最后做功率扫描记录压缩曲线。

5.3 常见问题与排查技巧

调试中会碰到的问题，按照我自己的经验，整理一个速查表，方便读者日后直接对照排查：

5.4 一个关于RFSoC裸机的小提醒

热词里还有人在问“xilinx rf soc裸机需要pmu文件吗”，这块虽然不是PA本身的事，但既然出现在搜索热词里，说明做射频系统的人经常把多个问题搅在一起问，我简单提一嘴经验。RFSoC裸机系统启动时，PMU固件负责的是片上电源管理单元（Platform Management Unit）的初始化，包括各种电压域的时序管理、电源状态监控等。如果你只是用RFSoC跑裸机程序、不涉及动态调压和电源域管理，用默认的PMU固件即可，不需要额外做PMU定制开发；但如果你的板卡对RFSoC电源时序有特殊要求，或者用了第三方的PMIC并想和RFSoC PMU联动，那才需要考虑自己生成和烧录PMU固件。在PA+RFSoC的射频子系统设计中，PMU更多是电源时序的保障，而ADC电源纹波才是直接影响射频指标的关键项，这正好呼应前面说的“PA电源要严格隔离滤波”的问题。

6. 实测数据分析与优化手记

6.1 一版调试实测记录

我基于上述方案完整做了一版CGH40010F功放，这里分享一组在2.45GHz实测的数据，给大家一个直观参考。测试条件：Vds=28V，IDQ=200mA，输入信号为单音连续波，频谱仪和功率计联合测试。

当输入功率为-10dBm时，输出功率约22.1dBm，增益32.1dB。输入功率增加到0dBm时，输出功率为32.4dBm，增益32.4dB。继续加激励到+7dBm时，输出功率达到39.8dBm（约9.5W），增益32.8dB。再往上推，输入+10dBm时输出40.5dBm，增益已经压缩到30.5dB，管子开始进入饱和区。PAE在输出39.8dBm时实测约54%，在饱和点附近继续上升到58%左右，基本符合仿真预期。

这组数据说明，加0dBm的驱动信号就能把管子推到接近饱和，完全满足之前“输入驱动功率0dBm”的设计指标。

6.2 调试中踩过的几个具体问题

这一版调试过程中，我印象比较深的是低频自激问题。第一次上电加信号时，输出功率比预期低了差不多3dB，而且频谱仪上能看到1.8GHz附近有一个很弱的尖峰。虽然没有剧烈自激烧管子，但这个尖峰表明在带外存在一个振荡风险点，工作状态不稳定。排查之后发现是栅极偏置网络上的一颗10nF电容和偏置走线电感在1.8GHz形成了串联谐振。去掉这颗电容换成100pF并加了一个39Ω电阻串联到地，问题消失，输出功率也恢复到预期值。

还有一个问题是早期版本在输入功率超过+8dBm后，输出功率非但没有增加反而下降了约0.5dB，伴随漏极电流异常增大。用示波器测漏极波形后发现，大信号下28V母线被拉低到了26V左右，电源模块动态响应不够，导致管子在大摆幅时出现瞬时电压跌落。后来在PA供电入口并联了两个330μF电解电容并加了一级LC滤波，母线跌落被压到0.3V以内，这个问题就解决了。这也是为什么在前面电源设计部分反复强调“大功率PA不仅要考虑平均功耗，还要考虑瞬时动态电流”的原因。

6.3 频谱纯净度与谐波抑制

高功率功放还有一个容易被忽略的指标：谐波与杂散抑制。C类或者深AB类功放在大功率输出时，二次谐波和三次谐波幅度会明显增大。我们这版在2.45GHz输出40dBm时，二次谐波（4.9GHz）实测约-25dBc，三次谐波（7.35GHz）约-30dBc。如果是为了做测试激励源或者发射系统，这个谐波水平通常不够，需要在输出端加一个低通滤波器。2.4GHz的低通滤波器用微带线实现非常简单，一个五阶切比雪夫低通，截止频率2.5GHz左右，插损0.3dB以内，就能把谐波压到-50dBc以下。建议在功放模块输出端预留一个滤波器焊盘位置，按需要决定是否加装。

7. 拓展思路与个人经验总结

7.1 想把功率再做大：平衡式方案和Doherty的演进路径

如果你照着这个方案做出来，感到不过瘾、想把功率从10W推到20W以上，一个很稳妥的演进路径是做平衡式放大器。两个10W单管通过3dB分支线耦合器并联，理论上输出功率翻倍到20W（约43dBm），而且输入输出驻波会显著改善，即使其中一个管子失效，模块依然能以降低约6dB的功率继续工作。代价是板子面积增加、耦合器会有大约0.2-0.3dB插损吃掉一点效率。这算是大功率功放最经典的“叠管子”思路。

如果目标是做调制信号、峰均比比较高（如WiFi的OFDM信号，PAPR约10dB），那就要把效率作为头号目标，这时候Class-AB单管在回退区效率惨不忍睹，只有百分之十几。Doherty架构就是专门为这种场景而生的：主放大器在低功率时工作，峰值放大器在大功率时再开启，从6dB回退到饱和都能维持较高的效率。不过Doherty在2.4GHz做起来对调试要求更高，相位匹配、偏移线长度、峰值功放的开启点都是硬功夫，建议作为第二个进阶项目来做。

7.2 个人经验：功放设计最值钱的是耐心和系统思维

最后说点实际的个人感受。做2.4GHz高功率放大器这个项目，比起技术难度，更考验的是工程系统思维和耐心。我第一次做GaN功放的时候，光是一个输出匹配的微带线长度反复在仿真里调了整整一个下午，最后还是靠实板上一点一点锉微带线、观察网络分析仪的变化才定下最终尺寸。后来做第二版的时候学乖了，先在ADS里把所有关键容差分析一遍，再在版图上预留多点调试位置，实测一次收敛。

送给正在做或准备做这个项目的朋友两句话：第一句话，做高功率射频，没有捷径，仿真、版图、实调必须全会，缺一门课你在最后就等着被“玄学”问题折磨。第二句话，电源和散热永远要和射频指标平级对待，你在这两个方向上多花的每一个小时，最后都会在调试顺利度和系统可靠性上翻倍还给你。