企业官网建设流程全解析

Cadence Allegro 17.4 PCB 封装设计操作指南

本文档基于 Cadence Allegro PCB Editor 17.4 版本，梳理标准 PCB 封装的完整设计流程，规范操作步骤与参数设置，保障封装的电气可靠性与生产可制造性。

一、新建封装工程

1. 打开 PCB Editor 17.4 软件，执行新建文件操作
2. 在「New Drawing」窗口完成基础配置：

• Drawing Type（绘图类型）：选择Package symbol（封装符号，为元器件封装的标准文件类型）
• Project Directory（工程目录）：指定本地封装库存储路径，示例：D:/Cadence/Cadence2/A/pcblib
• Drawing Name（文件名称）：输入对应封装的命名，建议遵循统一命名规范
• 配置完成后点击OK完成工程创建

说明：封装设计完成后会生成.dra（编辑源文件）与.psm（可调用封装文件），可直接被 PCB 主工程调用。

二、画布与设计参数配置

操作路径：顶部菜单栏Setup→Design Parameter Editor

1. 单位与绘图精度

• User units（单位）：Millimeter（毫米）
• Accuracy（精度）：4（小数点后保留 4 位）
• Line lock（走线锁定）：
  • Lock direction：45°
  • Lock mode：Line（直线模式）
• Fixed 45 Length：0.6350
• Fixed radius：0.6350
• Pad flash mode：Tangent

2. 画布范围设置

在「Extents」区域定义绘图区域大小：

• Left X：-5.0000
• Lower Y：-5.0000
• Width：10.0000
• Height：10.0000
• 可根据封装实际尺寸调整初始画布，设计完成后可点击Shrink Extents to Design Contents自动适配画布。

3. 符号基础选项

在「Symbol options」区域配置：

• Type：Package
• Default symbol height：3.8100
• Move origin X/Y：0.0000 / 0.0000
• 可勾选Auto create place bound自动生成占位边界（按需选择）

三、焊盘与元件库路径配置

操作路径：顶部菜单栏Setup→User Preferences Editor→ 左侧分类选择Paths→Library
作用：让软件检索到提前制作的焊盘文件、封装库文件，避免放置焊盘时提示库缺失。

核心路径配置项：

1. padpath：焊盘文件（.pad）的搜索路径，添加焊盘库所在目录，示例：D:/BaiduNetdiskDownload/Cadence/Cadence2/A/pcblib
2. psmpath：封装符号文件（.psm）的搜索路径，添加封装库目录
3. devpath：器件设备文件（.txt）的搜索路径，添加对应库目录

配置完成后点击OK保存，部分路径设置需重启软件生效。

四、焊盘放置

在右侧控制面板切换至「Options」选项卡，完成焊盘放置配置：

1. 基础属性设置

• 类别选择 Connect
• Padstack：选择已制作完成的焊盘名称，示例：Smd75_25
• Rotation：0.000°
• Pin#：1（起始引脚编号）
• Inc：1（引脚号递增量）
• Text block：1
• Offset X/Y：0.0000 / 0.0000

2.阵列批量放置（多引脚器件适用）

• Copy mode：Rectangular（矩形阵列模式）
• Spacing X：1.2700 mm（横向引脚间距）
• Spacing Y：1.2700 mm（纵向引脚间距）
• Order：Right / Down（阵列延伸方向：向右、向下）
• X/Y 方向数量：按需设置，单排器件可设为 1
• 设置完成后点击画布起始位置，自动生成阵列焊盘

五、网格参数设置

操作路径：顶部菜单栏Setup→Grids
作用：统一设计网格，保证焊盘、线条的对齐精度，提升绘图效率。

参数配置：

• 勾选Grids On开启网格显示
• Non-Etch（非布线层网格）：
  • Spacing X：0.1000 mm
  • Spacing Y：0.1000 mm
  • Offset X/Y：0.0000
• All Etch / TOP / BOTTOM（布线层网格）：
  • Spacing X：0.6350 mm（对应 25mil 标准间距）
  • Spacing Y：0.6350 mm
  • Offset X/Y：0.0000

六、绘制封装外形边界

操作路径：顶部菜单栏Add→Line
右侧「Options」面板设置：

七、设置器件高度占位区

作用：定义器件物理占位与高度范围，用于 PCB 布局时的 3D 干涉检查、高度限制校验。

操作步骤：

1. 选中已绘制的闭合外形框
2. 顶部菜单栏Setup→Areas→Package Height
3. 右侧「Options」面板配置：

• Active Class and Subclass：Package Geometry→Place_Bound_Top
• Min height：默认 0
• Max height：0.85 MM（根据器件实际最大高度填写）

4.点击确认完成高度属性赋值

八、添加位号与元件值标签

1. 位号标签（RefDes）

操作路径：顶部菜单栏Layout→Labels→RefDes
右侧「Options」面板设置：

• Active Class and Subclass：Ref Des→Silkscreen_Top（丝印层位号，生产可见）
• Text just：Left（文字对齐方式）
• 在封装内合适位置点击放置，默认显示为REF*，PCB 调用时会自动替换为实际位号。
• 建议同步添加Assembly_Top层位号，用于装配文档。

2. 元件值标签

操作路径：顶部菜单栏Layout→Labels→Value

• Active Class and Subclass：Component Value→Silkscreen_Top
• 放置后默认显示为VAL*，调用封装时自动替换为实际器件参数。

九、设计规范与注意事项

1. 层属性规范：丝印、装配、占位边界分属不同 Class/Subclass，禁止混层绘制，避免生产与检查出错。
2. 原点规范：封装原点建议设置在引脚 1 中心或器件几何中心，保证后续 PCB 布局的精准性。
3. 尺寸依据：所有焊盘间距、外形尺寸必须严格遵循器件官方数据手册，优先参考手册推荐焊盘尺寸。
4. 丝印要求：丝印线条不可覆盖焊盘区域，避免影响焊接；丝印字符大小需符合板厂工艺能力，常规字高≥1mm。
5. 文件输出：设计完成后保存.dra源文件，同时需生成.psm文件，方可被 PCB 主工程正常调用。