企业官网建设流程全解析

1. 从芯片手册到实际代码：I/O控制寄存器的实战价值

如果你在嵌入式开发中，还停留在调用pinMode()和digitalWrite()的阶段，那么你可能只看到了冰山一角。真正驱动一个引脚工作的，是芯片内部那些看似枯燥的寄存器位。我见过不少工程师，在遇到按键抖动、通信不稳定、功耗异常等问题时，第一反应是怀疑硬件设计，却很少去深究软件对I/O引脚的配置是否精准到位。实际上，I/O控制寄存器就是连接你写的C代码与物理引脚电气行为的“翻译官”。它决定了这个引脚是听你的（输出），还是听外部的（输入），是强是弱（驱动能力），是敏感还是迟钝（迟滞），甚至决定了它“兼职”做什么（复用功能）。今天，我们就以德州仪器（TI）CC26xx系列这类典型低功耗无线MCU的I/O控制寄存器为例，掰开揉碎了讲清楚，如何从芯片手册的寄存器描述，推导出稳定、可靠的驱动代码。无论你是正在调试一个棘手的通信问题，还是想为你的物联网设备进一步优化功耗，理解这些寄存器的每一个比特，都至关重要。

2. 解剖一个I/O控制寄存器：以IOCFG4为例

我们拿到的芯片手册片段，详细描述了IOCFG4到IOCFG7这几个寄存器。它们的结构是完全一致的，每个寄存器控制一个特定的DIO（数字I/O）引脚。我们就以IOCFG4（控制DIO4）作为模板来深入分析。一个32位的寄存器，被划分成了多个功能字段，这就像一套精密的组合开关，每一个开关都控制着引脚行为的某个方面。

2.1 核心功能字段解读

首先，我们得抛开对寄存器位域（bit-field）的恐惧。把它想象成一个拥有多个独立拨码开关的控制面板。手册中的表格Table 11-32就是这个面板的说明书。

PORT_ID (位 5-0) - 引脚功能复用选择器这是最重要的字段，没有之一。它决定了这个物理引脚到底“扮演”哪个角色。默认值0x00代表通用输入/输出（GPIO）。这是最基础的模式。但它的强大之处在于，你可以通过写入不同的值，将这个引脚“出租”给芯片内部的其他外设模块。

• 0x09(SSI0_RX): 引脚变为SPI0的接收数据线。
• 0x0D(I2C_MSSDA): 引脚变为I2C主模式的数据线。
• 0x0F(UART0_RX): 引脚变为UART0的接收线。
• 0x17-0x1E(PORT_EVENT0-7): 引脚配置为通用事件输入，可以触发DMA或中断，用于精确定时或响应高速外部信号。

注意：配置PORT_ID是使用任何外设功能的第一步。如果你配置了UART但收不到数据，第一个要检查的就是对应RX引脚的PORT_ID是否设置正确。很多开发板的SDK会在初始化外设时自动完成这个配置，但当你需要手动映射或更换引脚时，就必须亲自操作这个寄存器。

IOMODE (位 26-24) - 输入/输出模式与电气类型这个字段控制引脚的基本电气行为模式。

• 0h (NORMAL): 标准推挽模式。输出时，能主动驱动到高电平或低电平。
• 1h (INV): 反向模式。对于输入，读取的电平逻辑反转（高变低，低变高）；对于输出，写入的逻辑值也会被反转后驱动到引脚。这在某些需要反相驱动的场合（如控制一个低电平有效的LED）很有用，可以让你的代码逻辑更直观。
• 4h (OPENDR)和6h (OPENSRC): 开漏和开源模式。这是实现“线与”功能的关键，常见于I2C总线。开漏模式下，引脚只能主动拉低到地，或者高阻态释放（靠外部上拉电阻拉到高电平）。开源则相反。手册特别提到，当PORT_ID配置为AUX或某些AON外设信号时，此配置无效，因为它们有自己独立的开漏/开源控制。

IE (位 29) - 输入使能这是一个非常容易忽略但极其关键的位。IE=0时，输入缓冲器被禁用。这意味着无论外部信号如何变化，你都无法通过读取GPIO数据寄存器获取到正确的电平。它一直会是一个固定的值（通常是0）。只有将IE设为1，输入通路才被打开。一个常见的坑是：配置了引脚为输入模式，却忘了打开IE，导致永远读不到按键按下。

HYST_EN (位 30) - 迟滞使能迟滞，或者说施密特触发器输入，是数字电路抗噪声的利器。当HYST_EN=1时，输入引脚会有一个电压阈值窗口。比如，从低到高需要超过Vih，从高到低需要低于Vil，且Vih > Vil。这个窗口能有效滤除信号边沿附近的毛刺。在按键、慢速开关信号或长线传输的应用中，强烈建议开启此功能以增强系统鲁棒性。

PULL_CTL (位 14-13) - 上下拉控制

• 1h (DWN): 内部下拉电阻使能。
• 2h (UP): 内部上拉电阻使能。
• 3h (DIS): 禁用上下拉（高阻态）。 这是解决浮空输入问题的关键。当一个引脚配置为输入，且外部没有明确的驱动源（比如一个断开连接的按键），引脚电平会处于不确定的“浮空”状态，容易受噪声干扰导致误触发。为其使能一个上拉或下拉电阻，可以提供一个确定的默认电平。例如，按键通常一端接地，另一端接GPIO并启用内部上拉，这样未按下时读为高电平，按下时被拉低为低电平。

IOSTR (位 9-8) 与 IOCURR (位 11-10) - 驱动强度控制这两个字段共同决定了引脚输出时的“力气”有多大，即驱动电流能力。

• IOSTR选择驱动强度的控制源。0h (AUTO)模式是最智能的，它会根据AON模块监测的电池电压(VDDS)自动调整驱动强度，在低电压时提供足够的驱动能力，是平衡性能和功耗的推荐选择。1h/2h/3h则分别对应由其他寄存器控制的固定最小、中等、最大强度。
• IOCURR在IOSTR设定的基础上，选择电流模式。0h (2MA)是低电流模式，1h (4MA)是高电流模式，2h (4_8MA)是扩展电流模式（对于双驱动强度的IO，最小可达8mA）。

实操心得：驱动强度不是越大越好。过强的驱动能力会导致：

1. 功耗增加：驱动电流直接来自电源。
2. EMI（电磁干扰）加剧：快速的边沿变化会产生更强的辐射。
3. 信号过冲/下冲：在阻抗不匹配的传输线上，可能引发振铃。 对于低速信号（如LED、按键）或短距离板内连接，使用2MA模式通常足够。对于驱动较长的导线、容性负载较大的电路（如多个LED并联），或者高速信号（如SPI时钟），则需要考虑使用4MA或4_8MA模式，并配合SLEW_RED进行边沿速率控制。

SLEW_RED (位 12) - 压摆率控制SLEW_RED=1时，启用降低的压摆率（Slew Rate）。这意味着引脚电平从低到高或从高到低的转换速度会变慢。降低压摆率是抑制高频噪声和过冲的有效手段。虽然它会让方波看起来“圆滑”一些，在极高速通信中可能不适用，但对于大多数中低速应用（尤其是I2C、UART、GPIO控制），开启此功能可以显著改善信号完整性，减少对外辐射的EMI。在布板空间紧张或信号质量要求高的场景，我通常会默认开启这个选项。

EDGE_DET (位 17-16) 与 EDGE_IRQ_EN (位 18) - 边沿检测与中断这是一个由硬件实现的轻量级边沿检测器，可以独立于CPU工作。

• EDGE_DET配置检测哪种边沿：无、下降沿、上升沿或双边沿。
• EDGE_IRQ_EN则在边沿检测使能的基础上，决定是否为此事件产生CPU中断。 这个功能非常强大，尤其适合用于唤醒处于睡眠状态的MCU。当CPU休眠时，这个硬件检测电路仍在工作。一旦检测到预设的边沿事件，它可以触发中断将CPU唤醒，而无需CPU轮询引脚状态。这对于电池供电的物联网设备至关重要。

WU_CFG (位 28-27) - 唤醒配置这个字段与低功耗模式深度绑定。它定义了在芯片处于关断（Shutdown）等深度睡眠模式时，该引脚上的电平变化是否能够将芯片唤醒。例如，配置为10表示当引脚电平变低时唤醒，11表示变高时唤醒。需要注意的是，根据PORT_ID的配置，此字段的行为会变化。对于GPIO或非AON外设信号，它直接控制唤醒极性和使能；对于AON外设或AUX信号，它仅控制唤醒使能，极性由AON相关寄存器控制。

3. 从寄存器位到C代码：配置实战解析

理解了每个位的含义，下一步就是如何用代码去操作它们。虽然TI提供了完善的驱动库（DriverLib），但直接操作寄存器能让你对底层有更透彻的理解，并且在某些需要极致优化或库函数未覆盖的场景下，这是唯一的方法。

3.1 基础操作：定义寄存器地址与位域

首先，我们需要根据芯片手册的内存映射，找到IOCFG4寄存器的地址。手册给出其偏移地址（Offset）为0x10。假设I/O配置寄存器的基地址（IOC_BASE）是0x40081000（这个值需要查具体芯片的数据手册），那么IOCFG4的绝对地址就是0x40081010。

在C语言中，我们通常通过指针来访问内存映射的寄存器。为了代码清晰和安全，最好使用**位域（Bit-field）或位掩码（Bit-mask）**的方式来操作。

方法一：使用位域结构体（清晰，但依赖编译器实现）

typedef volatile struct { uint32_t PORT_ID : 6; // Bit 5-0 uint32_t RESERVED1 : 2; // Bit 7-6 uint32_t IOSTR : 2; // Bit 9-8 uint32_t IOCURR : 2; // Bit 11-10 uint32_t SLEW_RED : 1; // Bit 12 uint32_t PULL_CTL : 2; // Bit 14-13 uint32_t RESERVED2 : 1; // Bit 15 uint32_t EDGE_DET : 2; // Bit 17-16 uint32_t EDGE_IRQ_EN:1; // Bit 18 uint32_t RESERVED3 : 5; // Bit 23-19 uint32_t IOMODE : 3; // Bit 26-24 uint32_t WU_CFG : 2; // Bit 28-27 uint32_t IE : 1; // Bit 29 uint32_t HYST_EN : 1; // Bit 30 uint32_t RESERVED4 : 1; // Bit 31 } IOCFG_Type; #define IOCFG4 ((IOCFG_Type *)0x40081010)

然后可以这样配置：

// 将DIO4配置为UART0_RX，启用上拉，开启输入迟滞，并使能输入 IOCFG4->PORT_ID = 0x0F; // UART0_RX IOCFG4->PULL_CTL = 0x2; // 上拉 IOCFG4->HYST_EN = 0x1; // 使能迟滞 IOCFG4->IE = 0x1; // 使能输入 // 其他位保持默认值（如IOMODE=0 NORMAL）

方法二：使用位掩码和位操作（可移植性更好）

#define IOCFG4_ADDR (*(volatile uint32_t *)0x40081010) // 定义位掩码 #define IOCFG4_PORT_ID_MASK (0x3F << 0) // Bits 5-0 #define IOCFG4_PORT_ID_UART0_RX (0x0F << 0) #define IOCFG4_PULL_CTL_MASK (0x03 << 13) #define IOCFG4_PULL_CTL_UP (0x02 << 13) #define IOCFG4_HYST_EN_MASK (0x01 << 30) #define IOCFG4_IE_MASK (0x01 << 29) // 先清除相关位，再设置新值 uint32_t reg_val = IOCFG4_ADDR; reg_val &= ~(IOCFG4_PORT_ID_MASK | IOCFG4_PULL_CTL_MASK | IOCFG4_HYST_EN_MASK | IOCFG4_IE_MASK); reg_val |= (IOCFG4_PORT_ID_UART0_RX | IOCFG4_PULL_CTL_UP | IOCFG4_HYST_EN_MASK | IOCFG4_IE_MASK); IOCFG4_ADDR = reg_val;

3.2 典型场景配置示例

让我们看几个具体的、有代表性的配置案例，感受一下如何将这些寄存器位组合起来解决实际问题。

场景一：配置一个带内部上拉的按键输入引脚（DIO5）目标：将DIO5用作按键输入，按键另一端接地。要求启用内部上拉电阻、开启输入迟滞以抗抖动、并配置为下降沿中断唤醒（假设按键按下为低电平）。

// 假设IOCFG5地址为0x40081014 #define IOCFG5 ((IOCFG_Type *)0x40081014) void configure_button_pin(void) { // 1. 首先，确保引脚功能为GPIO (PORT_ID = 0) IOCFG5->PORT_ID = 0x00; // 2. 配置电气特性：上拉、使能输入、开启迟滞 IOCFG5->PULL_CTL = 0x2; // 内部上拉 IOCFG5->IE = 0x1; // 输入使能（必须！） IOCFG5->HYST_EN = 0x1; // 使能施密特触发器，抗噪声 // 3. 配置边沿检测与中断（用于唤醒或快速响应） IOCFG5->EDGE_DET = 0x1; // 下降沿检测 IOCFG5->EDGE_IRQ_EN = 0x1; // 使能边沿中断 // 注意：还需要在中断控制器（NVIC）中使能对应的GPIO中断。 // 4. 配置唤醒功能（如果需要在深度睡眠下被按键唤醒） // 假设是GPIO模式，PORT_ID=0，WU_CFG控制极性和使能 IOCFG5->WU_CFG = 0x2; // 10b: 低电平唤醒 (因为按键按下拉低) // 注意：深度睡眠唤醒通常还需要配置AON域的相关寄存器。 // 5. 其他设置保持默认：IOMODE=NORMAL, IOSTR=AUTO, IOCURR=2MA, SLEW_RED=0 }

避坑指南：按键消抖通常需要硬件（RC滤波）或软件（延时采样）配合。这里的HYST_EN主要对抗的是缓慢变化的信号边沿上的微小噪声（毛刺），对于机械按键的弹跳，其时间常数通常不够，仍需软件消抖。但开启迟滞对提高抗干扰能力绝对有益。

场景二：配置一个驱动LED的推挽输出引脚（DIO6）目标：驱动一个普通LED，采用灌电流方式（MCU引脚输出低电平时LED亮）。要求有足够的驱动能力。

#define IOCFG6 ((IOCFG_Type *)0x40081018) void configure_led_pin(void) { // 1. 功能设为GPIO IOCFG6->PORT_ID = 0x00; // 2. 输出模式，推挽。IOMODE保持默认0（NORMAL）即可。 // 如果是低电平有效的LED，可以配置IOMODE=1（INV），这样代码写1（点亮）实际输出低电平。 // IOCFG6->IOMODE = 0x1; // 如果LED阳极接VCC，阴极接GPIO，则用此模式 // 3. 驱动强度选择。驱动单个LED，2mA通常足够。 IOCFG6->IOCURR = 0x0; // 2MA模式 IOCFG6->IOSTR = 0x0; // AUTO模式，根据电压自动调整 // 4. 为了减少开关噪声和EMI，可以开启压摆率限制 IOCFG6->SLEW_RED = 0x1; // 5. 上下拉禁用（输出模式一般不需要） IOCFG6->PULL_CTL = 0x3; // DIS // 6. 输入使能关闭（因为是输出） IOCFG6->IE = 0x0; // 最后，需要通过GPIO数据方向寄存器（如`DOUT`或`DIR`）将此引脚设置为输出方向。 // 例如：GPIO_setDirectionMode(GPIO_PIN_6, GPIO_DIR_MODE_OUT); }

场景三：配置I2C总线引脚（开漏模式）目标：将DIO7和DIO8分别配置为I2C的SDA和SCL。I2C总线要求开漏输出，并且通常需要外部上拉电阻。

// 假设DIO7为SDA，DIO8为SCL，对应IOCFG7和IOCFG8 #define IOCFG7 ((IOCFG_Type *)0x4008101C) #define IOCFG8 ((IOCFG_Type *)0x40081020) // 假设地址 void configure_i2c_pins(void) { // 配置SDA (DIO7) IOCFG7->PORT_ID = 0x0D; // I2C_MSSDA // I2C模块通常会强制要求开漏模式，但这里我们显式设置 IOCFG7->IOMODE = 0x4; // OPENDR (开漏) IOCFG7->PULL_CTL = 0x3; // DIS (开漏必须禁用内部上下拉，依赖外部上拉) IOCFG7->IE = 0x1; // 输入使能，因为SDA线需要读取 IOCFG7->HYST_EN = 0x1; // 建议开启迟滞，提高抗噪能力 IOCFG7->SLEW_RED = 0x1; // 降低压摆率，改善信号质量，对I2C的上升沿时间有帮助 // 配置SCL (DIO8) IOCFG8->PORT_ID = 0x0E; // I2C_MSSCL IOCFG8->IOMODE = 0x4; // OPENDR IOCFG8->PULL_CTL = 0x3; // DIS // SCL通常只由主机输出，但从机也可能在时钟拉伸时驱动它，所以输入使能也打开更安全 IOCFG8->IE = 0x1; IOCFG8->HYST_EN = 0x1; IOCFG8->SLEW_RED = 0x1; // 注意：I2C的驱动强度(IOCURR)需要根据总线电容和上拉电阻计算。 // 总线电容大、上拉电阻小，需要更大的驱动电流来满足上升时间要求。 // 对于标准模式(100kHz)，2mA通常足够。快速模式(400kHz)可能需要4mA。 IOCFG7->IOCURR = 0x1; // 4MA 模式 IOCFG8->IOCURR = 0x1; // 4MA 模式 IOCFG7->IOSTR = 0x0; IOCFG8->IOSTR = 0x0; }

核心要点：I2C引脚配置的关键在于IOMODE必须设为开漏（OPENDR），并且禁用内部上下拉（PULL_CTL = DIS），完全依赖外部上拉电阻。驱动强度的选择需要结合总线负载计算。

4. 高级主题：引脚复用冲突与低功耗设计

4.1 引脚复用（MUX）冲突的预防与排查

一颗MCU的物理引脚数量有限，而内部外设丰富，这就必然导致一个引脚可能被多个外设功能复用。PORT_ID字段就是解决这个冲突的仲裁者。但配置不当就会引发冲突。

冲突场景：假设你将DIO4的PORT_ID设置为0x0F(UART0_RX)，但同时，你在代码的另一处又初始化了SSI0（SPI0）模块，而SSI0的RX功能默认可能也映射到了DIO4（根据PORT_ID=0x09）。如果两个外设驱动同时尝试控制同一个引脚的PORT_ID，后配置的会覆盖前者，导致先配置的外设无法正常工作。

排查与解决策略：

1. 查阅数据手册的“引脚复用表”：这是最重要的参考资料。它会列出每个物理引脚所有可能的功能（ALT0, ALT1...），以及对应的PORT_ID值。
2. 规划引脚分配：在项目硬件设计阶段，就结合原理图和代码需求，规划好每个引脚的功能，并制作一个引脚分配表，避免功能重叠。
3. 使用SDK的引脚配置工具：TI的CCS或IAR等IDE通常提供图形化引脚配置工具（如SysConfig），它能可视化地显示冲突并自动生成配置代码，极大减少了手动配置出错的可能。
4. 代码审查：在直接操作寄存器的代码中，检查所有对同一IOCFGx寄存器的写操作，确保PORT_ID的最终值符合预期。
5. 动态复用：在极少数场景下，可能需要一个引脚在不同时间段执行不同功能。这时就需要在切换功能前，先安全地关闭当前功能模块（如禁用UART收发），再重新配置PORT_ID和其他相关寄存器（如IOMODE,IE），最后启用新功能模块。这个过程需要非常小心时序。

4.2 低功耗设计中的I/O配置要点

对于电池供电的物联网设备，每一个微安级的电流都值得关注。I/O引脚的配置对静态功耗有直接影响。

1. 未使用引脚的配置（至关重要！）浮空的输入引脚是“功耗黑洞”。它会因感应到的噪声而在高、低电平间反复跳变，导致输入缓冲器不断消耗动态电流。最佳实践是：将所有未使用的引脚配置为输出并驱动到一个固定电平（高或低），或者配置为输入但使能内部上拉或下拉，将其钳位到一个确定状态。很多MCU在低功耗模式下会要求这样配置。

void configure_unused_pins_for_low_power(void) { // 示例：将某个未用引脚DIOx配置为输出低 IOCFGx->PORT_ID = 0x00; // GPIO IOCFGx->IOMODE = 0x0; // NORMAL IOCFGx->PULL_CTL = 0x3; // DIS IOCFGx->IE = 0x0; // 输入禁用（输出模式） // 然后通过GPIO数据寄存器将其输出设为低电平 GPIO_writePin(pin, 0); // 或者，配置为输入下拉 // IOCFGx->IE = 0x1; // IOCFGx->PULL_CTL = 0x1; // DWN }

2. 低功耗模式下的I/O状态保持当MCU进入深度睡眠（如Shutdown）时，大部分数字域电源关闭，I/O控制寄存器的状态可能会丢失。此时，维持引脚状态（如保持外部器件复位、防止电流泄漏）的功能就由AON（Always-On）域的I/O控制寄存器接管。这就是为什么在WU_CFG字段的描述中，会区分GPIO模式和AON模式。在设计低功耗唤醒电路时，必须查阅芯片手册中关于AON_IOC寄存器的部分，确保在深度睡眠下引脚的电平控制和唤醒极性配置正确。

3. 驱动强度与压摆率的权衡如前所述，降低驱动强度（IOCURR）和开启压摆率限制（SLEW_RED）不仅能改善信号质量，也能直接降低动态切换电流和辐射，对低功耗和EMC都有利。在满足时序要求的前提下，应选择尽可能低的驱动强度。

5. 调试技巧与常见问题排查

即使理解了所有原理，实际调试中依然会遇到各种问题。下面是一些基于寄存器视角的排查思路。

问题一：配置为输出，但引脚电平不受控（始终为高或低）

• 检查PORT_ID：确认它被设置为0x00(GPIO)。如果被错误地复用到其他外设，GPIO输出控制会失效。
• 检查IE(输入使能)：输出模式下，IE应该为0。如果误设为1，输入缓冲器可能影响输出行为（尤其是在开漏模式下）。
• 检查IOMODE：如果是开漏（OPENDR）输出，并且没有外部上拉电阻，那么它只能输出低电平，无法主动输出高电平。
• 检查GPIO方向寄存器：I/O控制寄存器定义了引脚的“能力”，而方向寄存器（如DIR）定义了当前是“输入”还是“输出”状态。必须将方向设置为输出。
• 示波器测量：用示波器看实际波形，排除外部电路短路、对地/对电源短路等问题。

问题二：配置为输入，但读取的值永远不变或错误

• 首要检查IE：输入使能位IE必须为1！这是最容易被忽略的一点。
• 检查外部电路：确认信号源能正常驱动。用万用表或示波器测量引脚实际电压。
• 检查PULL_CTL：如果是浮空输入，确保启用了上拉或下拉。如果外部已有强驱动，则禁用内部上下拉。
• 检查HYST_EN：如果输入信号缓慢或噪声大，尝试开启迟滞看是否能稳定读取。
• 检查PORT_ID冲突：是否其他外设或代码部分修改了此引脚的复用功能？

问题三：通信接口（如UART、I2C）不稳定，误码率高

• 检查电气配置：
  • I2C: 确认IOMODE为开漏（OPENDR），PULL_CTL禁用，且外部有合适的上拉电阻。
  • UART: 通常是推挽模式（NORMAL），但也要注意PULL_CTL的配置，RX引脚在空闲时应有确定电平（常加上拉）。
• 调整驱动和压摆率：对于长导线或高负载，尝试增加IOCURR。对于过冲/振铃，尝试开启SLEW_RED。
• 检查时钟和波特率：通信问题更多时候源于时钟精度和波特率计算错误，但这超出了I/O配置的范围。

问题四：系统无法从低功耗模式被外部中断唤醒

• 确认唤醒源配置：检查对应引脚的WU_CFG字段是否使能了唤醒，极性是否正确。
• 确认低功耗模式：不同的低功耗模式（Idle, Standby, Shutdown）对唤醒源的支持不同。WU_CFG的描述明确提到了“shutdown”，对于其他睡眠模式，可能需要配置不同的中断和事件系统。
• 检查AON配置：如果引脚功能属于AON域（PORT_ID0x01-0x08），唤醒极性可能在AON_IOC寄存器中配置，而非WU_CFG。
• 检查引脚状态：在进入低功耗前，确保唤醒引脚的电平状态与唤醒极性匹配。例如，配置为低电平唤醒，那么在睡眠前该引脚必须是高电平，否则会立即唤醒。

理解并熟练运用I/O控制寄存器，是从嵌入式“码农”向硬件-aware的系统工程师迈进的关键一步。它让你能真正掌控芯片与外界交互的每一个细节，写出更稳定、更高效、更省电的代码。下次当你面对一个棘手的硬件交互问题时，不妨先静下心来，翻翻芯片手册里那几页关于I/O配置寄存器的描述，答案很可能就在那些0和1的组合之中。